「P- type」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

The semiconductor light-emitting device comprises: an n-type clad layer of AlGaInP; a luminous layer of undoped AlGaInP formed on the n-type clad layer; a p-type clad layer of Mg-added AlGaInP formed on the luminous layer; and a current diffusion layer of Zn-added p-type GaInP formed on the p-type clad layer.例文帳に追加

半導体発光装置は、ＡｌＧａＩｎＰからなるｎ型クラッド層と、前記ｎ型クラッド層上に形成され、アンドープのＡｌＧａＩｎＰからなる発光層と、前記発光層上に形成され、Ｍｇを添加したＡｌＧａＩｎＰからなるｐ型クラッド層と、前記ｐ型クラッド層上に形成され、Ｚｎを添加したｐ型のＧａＩｎＰからなる電流拡散層とを有する。 - 特許庁

Between the first p-type embedded region 103A and the second p-type embedded region 103B in the extension drain region 101, a first n-type high-concentration impurity region 104A is formed while a second n-type high- concentration region 104B is formed on the upper side of the second p-type embedded region 103B in the extension drain region 101.例文帳に追加

延長ドレイン領域１０１における第１のｐ型埋め込み領域１０３Ａと第２のｐ型埋め込み領域１０３Ｂとの間には、第１のｎ型高濃度不純物領域１０４Ａが形成されていると共に、延長ドレイン領域１０１における第２のｐ型埋め込み領域１０３Ｂの上側には第２のｎ型高濃度領域１０４Ｂが形成されている。 - 特許庁

The manufacturing method of the semiconductor device has the steps of: introducing a second p type impurity into an n well containing a gate electrode and the resistance element to form a p channel type MOSFET and adjust the resistance value of the resistance element; and introducing a third n type impurity into an upper layer electrode of a capacity element containing a first p type impurity to convert into an n type.例文帳に追加

ゲート電極を含むｎウエルと抵抗素子とに第二ｐ型不純物を導入してｐチャネル型ＭＯＳＦＥＴの形成と抵抗素子の抵抗値の調整とをそれぞれ行う工程と、第一ｐ型不純物を含有する容量素子の上層電極に第三ｎ型不純物を導入してｎ型に変換する工程を有する半導体装置の製造方法とする。 - 特許庁

An n well area 8 is formed on the p-type low density epitaxial growth layer 4, a p-channel MOS transistor and a p well area 10 are formed in the n well area 8 and an n-channel MOS transistor is formed in the p well area 10.例文帳に追加

Ｐ型低濃度エピタキシャル成長層４にＮウエル領域８が形成され、Ｎウエル領域８内にＰｃｈＭＯＳトランジスタとＰウエル領域１０が形成され、Ｐウエル領域１０内にＮｃｈＭＯＳトランジスタが形成されている。 - 特許庁

In this way, since the impurity concentration of the p-type base region 3 can be reduced, the p-type base region 3 can be easily inverted to form a wide channel region and channel mobility is increased.例文帳に追加

これにより、ｐ型ベース領域３の不純物濃度を薄くできるため、ｐ型ベース領域３が容易に反転し、広いチャネル領域を形成することが可能となってチャネル移動度が高くなる。 - 特許庁

On a primary surface of a semiconductor substrate, a functional n-channel transistor is formed in a p-type impurity region PWL and a functional p-channel transistor is formed in an n-type impurity region NWL.例文帳に追加

半導体基板の主表面上の、ｐ型不純物領域ＰＷＬに機能用ｎチャネル型トランジスタが、ｎ型不純物領域ＮＷＬに機能用ｐチャネル型トランジスタが形成される。 - 特許庁

In order to cover the exposed surface of the first P-type conductive regions 4, 5 and 6 and the second P-type conductive regions 7, 8 and 9, first resistors 12, 13 and 14 and second resistors 15, 16 and 17 are formed.例文帳に追加

第１Ｐ型導電領域４，５，６と第２Ｐ型導電領域７，８，９の露出面を覆うように、第１の抵抗体１２，１３，１４と第２の抵抗体１５，１６，１７を形成する。 - 特許庁

The well 2 is connected to a power source terminal Vcc, at a position not shown in the Fig. by an n-type diffusion layer 7 formed on the surface, with a p-type well 3 which is shallower than the well 2 formed on the surface.例文帳に追加

ウエル2は表面に形成されたn型の拡散層7により、図示しない位置において電源端子Vccへ接続され、表面には、ウエル2よりも深さが浅いp型のウエル3が形成されている。 - 特許庁

The oxide semiconductor light emitting element is provided with a p-type MgZnO carrier barrier layer 4 between a nondoped CdZnO emission layer 3 and a p-type MgZnO clad layer 5 in a ZnO based light emitting diode element 10.例文帳に追加

ＺｎＯ系発光ダイオード素子１０におけるノンドープＣｄＺｎＯ発光層３とｐ型ＭｇＺｎＯクラッド層５との間に、ｐ型ＭｇＺｎＯキャリア障壁層４を設けている。 - 特許庁

The voltage charged to the capacitor 14 is applied between the gate-source of the P-type FET 6 through the path of the first rectifying element 15, first circuit element 7 and second circuit element 8, thereby turning on the P-type FET 6.例文帳に追加

したがって、コンデンサ１４に充電された電圧が第１の整流素子１５-第１の回路素子７−第２の回路素子８を介してＰ形ＦＥＴ６のゲート・ソース間に印加してオンする。 - 特許庁

A bit line load 380 is coupled to a pair of bit lines and provided with bipolar pull-up transistors 389 and 403, P type transistors 390 and 404, a NAND logic gate 395 and a P type equalizing transistor.例文帳に追加

ビット・ライン負荷３８０は、１つのビット・ライン対と結合され、バイポーラ・プルアップ・トランジスタ３８９，４０３，Ｐ形トランジスタ３９０，４０４，ＮＡＮＤ論理ゲート３９５，およびＰ形等化トランジスタを含む。 - 特許庁

A channel connecting a p-type source region and a p-type drain region is set in the <100> direction or in the vicinity thereof so that the mobility of holes is maximized in the channel layer.例文帳に追加

ｐ型ソース領域とｐ型ドレイン領域とを結ぶチャネル方向を、前記チャネル層中における正孔の移動度が最大になるように＜１００＞方向あるいはその近傍の方向に設定する。 - 特許庁

The upper part of p-type region 12A between the n+ regions 13A and 13B as well as the upper part of p-type region 12B between the n+ regions 13A and 13B are channel regions.例文帳に追加

ｎ^＋領域１３Ａとｎ^＋領域１３Ｂ間のｐ形領域１２Ａ上部、及びｎ^＋領域１３Ａとｎ^＋領域１３Ｂ間のｐ形領域１２Ｂ上部はチャネル領域になっている。 - 特許庁

In the P type well 202, a P type dark charge capturing region 211 capturing dark charge and having a third impurity concentration higher than the first impurity concentration is formed near the well contact 26.例文帳に追加

Ｐ型ウェル２０２内において、ウェルコンタクト２６の近傍に、第１の不純物濃度よりも高い第３の不純物濃度を有する、暗電荷を捕獲するＰ型の暗電荷捕獲領域２１１を形成した。 - 特許庁

The layers (a p-type first clad layer 14B and a p-type contact layer 15) above the etch stopper layer 19 are subjected to etching, and then the etch stopper layer 19 is processed by wet etching to form a ridge 16.例文帳に追加

エッチングストップ層１９より上層（ｐ型第１クラッド層１４Ｂおよびｐ型コンタクト層１５）をドライエッチングし、その後エッチングストップ層１９をウエットエッチングにより加工してリッジ部１６を形成する。 - 特許庁

In any case, the source potentials of the p-type MOS transistor 22a and the p-type MOS transistor 22b are fixed, and any parasitic capacity in parallel with a constant current circuit 21 is not charged or discharged.例文帳に追加

いずれの場合においても、ｐ型ＭＯＳトランジスタ２２ａとｐ型ＭＯＳトランジスタ２２ｂのソース電位は一定となり、定電流回路２１と並列する寄生容量が充放電されない。 - 特許庁

To provide technique for reducing forward resistance by making good use of a pn junction diode, with respect to a diode having a p-type semiconductor region formed on part of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

A concave-convex shape is intentionally formed by the crystal growth of the p-type contact layer 7 itself executed under a predetermined crystal growth condition on the upper surface (c surface) of this p-type contact layer 7.例文帳に追加

このｐ型コンタクト層７の上面（ｃ面）には、所定の結晶成長条件下で実施されるｐ型コンタクト層７自身の結晶成長によって、凹凸形状が故意に形成されている。 - 特許庁

To provide a method for manufacturing a p-type nitride-based III-V compound semiconductor by which p-type impurities can be easily activated, and to provide a method for manufacturing a semiconductor element using the same.例文帳に追加

簡単にｐ型不純物を活性化することができるｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法およびそれを用いた半導体素子の製造方法を提供する。 - 特許庁

In manufacturing the sensor, naphthalene 44 as a sublimating substance is placed on the P-type silicon board 17 including a part between the P-type silicon board 17 and the movable electrode 24, and naphthalene 44 is fixed.例文帳に追加

センサ製造の際には、昇華性物質であるナフタレン４４をＰ型シリコン基板１７と可動電極２４との間を含むＰ型シリコン基板１７上に配置し、ナフタレン４４を固定する。 - 特許庁

Since the contact electrodes are connected to the p^+-type diffusion layer in the form of a row, a damage to a part of the photodiode around the p^+-type diffusion layer and having an electric charge stored therein is prevented during manufacture.例文帳に追加

コンタクト電極がＰ＋型拡散層に列状に接続されていることにより、Ｐ＋拡散層の周囲にあるフォトダイオードの電荷が蓄積される部分に対する製造過程のダメージが防止される。 - 特許庁

Thereby, the p-type region 37 is present only in the neighborhood of the source region 36 as illustrated previously and therefore the concentration of the p-type region 37 in the vicinity of the source region 36 can be lowered.例文帳に追加

これにより、最初からｐ型領域自体が３７で示すようにソース領域３６の近傍しか存在しないために、このソース近傍ｐ型領域３７の濃度を低くすることができる。 - 特許庁

Therefore, this p+ type 4H-SiC anode layer 12 with excellent crystal quality can be likened to a substrate, making it possible to realize an SiC diode element with excellent crystal quality consisting of a p-type SiC substrate.例文帳に追加

したがって、この結晶品質が良いｐ＋型４Ｈ-ＳｉＣアノード層１２を基板に見立てることができ、ＳｉＣ基板をｐ型とした結晶品質の良いＳｉＣダイオード素子を実現できる。 - 特許庁

The variable load resistor includes P-channel type MOS transistors T11, T14, T17 as load resistors, and P-channel type MOS transistors T13, T16, T19 which constitute a switching circuit.例文帳に追加

可変負荷抵抗は、負荷抵抗であるＰチャネル型のＭＯＳトランジスタＴ１１，Ｔ１４，Ｔ１７と、スイッチング回路を構成するＰチャネル型のＭＯＳトランジスタＴ１３，Ｔ１６，Ｔ１９を含んで構成される。 - 特許庁

After polishing the p-type semiconductor layer 14 using the insulation film 13 as a polishing stopper, the remaining insulation film 13 is used as a mask to perform etching to recede the upper end face of the p-type semiconductor layer 14.例文帳に追加

絶縁膜１３を研磨ストッパとしてｐ型半導体層１４を研磨した後、残った絶縁膜１３をマスクとしてエッチングを行い、ｐ型半導体層１４の上端面を後退させる。 - 特許庁

To provide a technique for reducing forward resistance by utilizing an included pn junction diode, with respect to a diode having a p-type semiconductor region formed on a portion of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

To obtain lower resistance of a p-type contact layer, and to obtain a current constriction structure without applying a ridge-like process to the p-type semiconductor layer in a semiconductor laser element.例文帳に追加

ｐ型コンタクト層の低抵抗化を図れるようにすると共に半導体レーザ素子においてはｐ型半導体層にリッジ状の加工を施すことなく電流狭窄構造を実現できるようにする。 - 特許庁

A p-type body region 3 and a gate electrode 5 have a p-type body region protrusion 3a and a gate electrode protrusion 5a protruding partially in the longitudinal direction of a gate on a source side.例文帳に追加

Ｐ型ボディ領域３及びゲート電極５はソース側において、ゲート長方向に一部突出したＰ型ボディ領域突出部３ａ及びゲート電極突出部５ａを有している。 - 特許庁

To provide a p-type conductive group III nitride series semiconductor or the like, capable of being easily manufactured without necessitating annealing of the group III nitride series semiconductor in which p-type impurities are doped and activated.例文帳に追加

Ｐ型不純物がドープされ活性化されたIII族窒化物系半導体をアニールを必要とせずに容易に製造可能なＰ型導電性のIII族窒化物系半導体等を提供すること。 - 特許庁

As a contact metal that comes into contact with a p-type contact layer, silver or a mixture of silver and gold is used, thus greatly improving the ohmic contact with the p-type contact layer.例文帳に追加

ｐ型コンタクト層と接触するコンタクト金属として、銀、または、銀と金との混合物のいずれかを用いることにより、ｐ型コンタクト層とのオーミック接触を大幅に改善することができる。 - 特許庁

On the side closer to the cathode region than the P type diffusion layer 9, floating P type diffusion layers 10 and 11 are formed and coupled capacitively with a metal layer 18 applied with anode voltage.例文帳に追加

そして、Ｐ型の拡散層９よりカソード領域側にフローティング状態のＰ型の拡散層１０、１１が形成され、アノード電位が印加された金属層１８と容量結合している。 - 特許庁

Consequently, the voltage level at the second joint, i.e. the gate of a first P type MOS transistor, exceeds its threshold level at a fast timing and the first P type MOS transistor can be turned off quickly.例文帳に追加

これにより、第２の接続点すなわち第１のＰ型ＭＯＳトランジスタのゲートの電圧レベルが、そのしきい値電圧を上回るタイミングが早まり、第１のＰ型ＭＯＳトランジスタを素早くオフできる。 - 特許庁

An AlN buffer layer 102, an undoped GaN layer 103, an undoped AlGaN layer 104, a p-type control layer 105, and a p-type contact layer 106 are sequentially formed on a sapphire substrate 101 in this order.例文帳に追加

サファイア基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型コントロール層１０５、ｐ型コンタクト層１０６がこの順に形成されている。 - 特許庁

The n-type semiconductor region 12 and the p-type semiconductor region 13 are spaced apart by 1 μm and a p-layer/i-layer/n-layer structure of a PIN diode 16 is formed.例文帳に追加

ｎ型半導体領域１２とｐ型半導体領域１３を相互に１μｍ離間させて配置しており、これによりＰＩＮダイオード１６のｐ層−ｉ層−ｎ層という構造が形成される。 - 特許庁

A current is injected from the p-type ohmic electrodes 12 and 13 to the active layer 4, a potential difference is provided between both p-type ohmic electrodes 12 and 13, and the current is made to flow to an electrode separation area.例文帳に追加

ｐ型オーミック電極１２，１３から活性層４に電流を注入すると共に、両ｐ型オーミック電極１２，１３間に電位差を設け、電極分離領域に電流を流す。 - 特許庁

A p-type semiconductor distribution Bragg reflector I and a p-type semiconductor distribution Bragg reflector II which are successively laminated in the lamination direction are different in thicknesses at intermediate layers (linear composition inclination layer).例文帳に追加

積層方向に順次に積層されているｐ型半導体分布ブラッグ反射器Ｉとｐ型半導体分布ブラッグ反射器IIとで、中間層（線形組成傾斜層）の厚さが異なっている。 - 特許庁

The trench structure 7 is formed by forming a trench and then by forming a high-concentration p^+ type region on the sidewall or by burying p^+ type doped polysilicon or an insulator into the trench.例文帳に追加

該トレンチ構造７は、トレンチを形成した後に、その側壁に高濃度ｐ^＋型領域を形成するか、若しくは、該トレンチ内部にｐ^＋型にドープしたポリシリコンまたは絶縁物を埋め込むことで形成する。 - 特許庁

Otherwise, the semiconductor light receiving element has a groove on the surface forming the p-type semiconductor layer, and the p-type semiconductor layer is not formed in the groove.例文帳に追加

又は、前記半導体受光素子において、前記Ｐ型半導体層が形成された表面上に溝部分を有してなり、かつ前記溝部分には前記Ｐ型半導体層が形成されていないようにする。 - 特許庁

When making a p-n junction body by making the manganese oxide turned into this n-type and a p-type oxide semiconductor joint, the function of the battery action can be imparted for a visible beam, ultraviolet rays, and infrared rays.例文帳に追加

このｎ型化したマンガン酸化物とｐ型酸化物半導体と接合させて、ｐ−ｎ接合体をつくると、可視光線、紫外線および赤外線に対して、電池作用の機能を持つことができる。 - 特許庁

As a result, the exposure of the p-type cladding layers 37, 46 of the ridges 50, 51 due to deep etching is prevented and the confinement of light into the p-type second cladding layers 37, 46 can be effected stably.例文帳に追加

その結果、深いエッチングによるリッジ部５０，５１のｐ型第２クラッド層３７，４６の露出を防止して、ｐ型第２クラッド層３７，４６への光を閉じ込めを安定して行うことができる。 - 特許庁

An ion beam 24a of P type impurity element is also irradiated toward the rear surface 11b from above the silicon oxide film 13 and silicon nitride film 14 thus forming a P type impurity region in the rear surface 11b.例文帳に追加

また、シリコン酸化膜１３及びシリコン窒化膜１４の上から、裏面１１ｂに向けてＰ型の不純物元素のイオンビーム２４ａを照射して、裏面１１ｂにＰ型不純物領域を形成する。 - 特許庁

A p/i interface layer 5 of amorphous silicon oxide having thickness of 1 to 8 nm is provided between a p-type semiconductor layer 6 comprising an amorphous thin film including a microcrystalline phase and an intrinsic i-type semiconductor layer 4.例文帳に追加

微結晶相を含む非晶質薄膜からなるｐ型半導体層６とｉ型半導体層４との間に、１〜８nmの厚さの非晶質シリコンオキサイドのｐ／ｉ界面層５を設ける。 - 特許庁

An upper layer and a p-type contact layer of the p-type clad layer are formed as a ridge stripe 26 extended in a ridge stripe-like state in one direction, and both sides of the stripe 26 are covered with an insulating film 28.例文帳に追加

ｐ型クラッド層の上層部及びｐ型コンタクト層は、一方向にリッジストライプ状に延びるリッジストライプ部26として形成され、リッジストライプ部26の両脇は絶縁膜28で被覆されている。 - 特許庁

To obtain a highly reliable, high output light emitting diode by suppressing emission at a deep level thereby increasing emission quantity and suppressing diffusion of Zn from a p-type clad layer to a p-type active layer.例文帳に追加

深いレベルでの発光を抑止することで発光量を増加させ、更に、ｐ型クラッド層のＺｎがｐ型活性層に拡散することを抑止して、高出力、且つ高信頼性の発光ダイオードとする。 - 特許庁

P-type regions 21 are formed so as to partition a lower layer part of the semiconductor substrate 20 into a plurality of regions to embed insulating members 23 comprising for instance BSG over the p-type regions 21.例文帳に追加

そして、半導体基板２０の下層部分を複数の領域に区画するようにｐ型領域２１を形成し、ｐ型領域２１の直上域に例えばＢＳＧからなる絶縁部材２３を埋め込む。 - 特許庁