「P- type」に関連した英語例文の一覧と使い方(60ページ目) - Weblio英語例文検索

The semiconductor device 10 comprises an n^-type drift region 26, a p^-type body region 28, an n^+type emitter region 36, an emitter electrode 52, and a gate electrode 34.例文帳に追加

半導体装置１０は、ｎ^−型のドリフト領域２６と、ｐ^−型のボディ領域２８と、ｎ^＋型のエミッタ領域３６と、エミッタ電極５２と、ゲート電極３４を備えている。 - 特許庁

An n^--type epitaxial layer 7 is formed on the inner wall surface of the trench 6, and a p^+-type layer 8 is formed on a part opposite to the side wall surface of the trench 6 in the n^--type epitaxial layer 7.例文帳に追加

トレンチ６の内壁面にＮ^−型エピ層７と、Ｎ^−型エピ層７のうちトレンチ６の側壁面と対向する部分の上にＰ^＋型層８を形成する。 - 特許庁

An n^+-type impurity region 32 is formed in between the p^+-type impurity region 33 and the PMOS 15 in the upper surface of the n-type impurity region 28.例文帳に追加

ｐ^＋型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ^＋型不純物領域３２が形成されている。 - 特許庁

The thermoelectric cooling-type power lead comprises a thermoelectric cooling element which is composed of an N-type thermoelectric material connected to the positive pole of the power supply and a P-type thermoelectric material connected to the negative pole of the power supply.例文帳に追加

電源の正極に接続されたＮ型熱電材料と電源の負極に接続されたＰ型熱電材料とから成る熱電冷却素子を含む。 - 特許庁

In between the p+-type impurity region 33 and the PMOS15, in the upper surface of the n-type impurity region 28, an n+-type impurity region 32 is formed.例文帳に追加

ｐ^+型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ^+型不純物領域３２が形成されている。 - 特許庁

A p-type base region 34 is formed on a surface layer of an n^- type drain layer 33, and an n-type source region 35 is formed on a surface layer of the base region 34.例文帳に追加

ｎ^−型ドレイン層３３の表面層にｐ型ベース領域３４が形成され、ベース領域３４の表面層にｎ型ソース領域３５が形成されている。 - 特許庁

The semiconductor laser device comprises a P-type diffused region 3A provided in an n^--type epitaxial layer 2 of a silicon sub-mount 16, and an n-type diffused region 4A provided in the region 3A.例文帳に追加

シリコンサブマウント１６のＮ^−エピタキシャル層２にＰ型拡散領域３Ａを設け、このＰ型拡散領域３Ａ内にＮ型拡散領域４Ａを設けている。 - 特許庁

On a GaAs substrate 3, an n+ type diffusion region 4 and a p+ type diffusion region 5 joined inside the n+ type diffusion region 4 are formed.例文帳に追加

ＧａＡｓ基板３上には、ｎ＋型拡散領域４と、該ｎ＋型拡散領域４内に接合するようにｐ＋型拡散領域５とが形成されている。 - 特許庁

This semiconductor device is formed of the N-type transistors 4 to 6 connected is succession and has a CMOS formed of the N-type transistors 4 to 6 and the P-type transistors 1 to 3.例文帳に追加

この半導体装置は、Ｎ型トランジスタ４〜６がカスケード接続されており、Ｎ型トランジスタ４〜６とＰ型トランジスタ１〜３と、からＣＭＯＳが形成されるものである。 - 特許庁

Between the p+ type impurity region 33 and the PMOS 15, an n+ type impurity region 32 is formed in the upper surface of the n-type impurity region 28.例文帳に追加

ｐ^+型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ^+型不純物領域３２が形成されている。 - 特許庁

An i-type amorphous silicon film 2 and a p-type amorphous silicon film 3 are formed sequentially on the major surface (surface side) of an n-type single crystal silicon substrate 1.例文帳に追加

ｎ型単結晶シリコン基板１の主面（表側の面）上にｉ型非晶質シリコン膜２およびｐ型非晶質シリコン膜３が順に形成されている。 - 特許庁

In a semiconductor laser element 1, an n-type cladding layer 5, an active layer 6, a first p-type cladding layer 7, and a ridge 12 are formed above an n-type semiconductor substrate 2.例文帳に追加

半導体レーザ素子１にはｎ型半導体基板２上にｎ型クラッド層５、活性層６、第１のｐ型クラッド層７、及びリッジ１２が形成されている。 - 特許庁

The semiconductor optical element 1 includes a first n-type semiconductor layer 13, the active layer 15, a p-type semiconductor layer 17, and a second n-type semiconductor layer 19.例文帳に追加

半導体光素子１は、第１のｎ型半導体層１３と、活性層１５と、ｐ型半導体層１７と、第２のｎ型半導体層１９とを備える。 - 特許庁

A diode 40 is structured by laminating in the order an n-type silicon carbide layer 14, an n-type silicon layer 16, and a p-type silicon layer 18 on an n+ silicon carbide substrate 12.例文帳に追加

ダイオード４０は、ｎ^+型シリコンカーバイド基板１２上に、ｎ型シリコンカーバイド層１４、ｎ型シリコン層１６、ｐ型シリコン層１８が順に積層された構造をしている。 - 特許庁

A p-type semiconductor layer 12, whose conductivity is different from the n-type semiconductor layer 3 is formed at the interface between the n-type semiconductor layer 3 and a silicon oxide film 2.例文帳に追加

また、ｎ−型半導体層３と前記シリコン酸化膜２との界面に、ｎ−型半導体層３と導電型の異なるｐ型半導体層１２が形成される。 - 特許庁

The pn junction is formed by an n-type semiconductor layer 9 formed on a semiconductor substrate 7 and a p-type semiconductor layer 10 laminated on the n-type semiconductor layer.例文帳に追加

このｐｎ接合部は、半導体基板７に形成されたｎ型半導体層９とその上に積層されたｐ型半導体層１０とにより構成されている。 - 特許庁

A diode which is composed of a p-type diffusion layer 9 and an n^--type epitaxial layer 2 is formed in a region of the n-type epitaxial layer 2 immediately beneath the laser diode 11.例文帳に追加

レーザダイオード１１の直下のｎ^−型エピタキシャル層２の領域に、ｐ型拡散層９とｎ^−型エピタキシャル層２とにより構成されるダイオードを形成する。 - 特許庁

To provide a backside junction type solar cell capable of forming a low-resistance electrode accurately on an n-type region and a p-type region, and to provide a method of manufacturing the same.例文帳に追加

ｎ型領域上及びｐ型領域上に精度良く低抵抗の電極を形成できる裏面接合型の太陽電池及びその製造方法を提供する。 - 特許庁

Its lower part and its periphery of the p-type collector region are electrically isolated from the substrate by an n-type lower part isolation region 78 and by an n-type circular isolation region 80, respectively.例文帳に追加

ｐ型コレクタ領域は、下部がｎ型下部分離領域７８によって、周囲がｎ型環状分離領域８０によって、基板から電気的に分離されている。 - 特許庁

Consequently, the generation of a reactive-current path can be prevented from the n-type InP clad layer 12 to a p-type InP clad layer 2 via the n-type InP current blocking layer 10.例文帳に追加

これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路の発生を防ぐことができる。 - 特許庁

A second vertical bipolar transistor 2 is also composed of a second N-type emitter region 23, a second P-type base region 22, and a second N-type collector region 21.例文帳に追加

第２縦型バイポーラトランジスタ２も、Ｎ型の第２エミッタ領域２３と、Ｐ型の第２ベース領域２２と、Ｎ型の第２コレクタ領域２１とにより構成されている。 - 特許庁

When N^+ type impurities for forming an N^+ type buried diffusion layer 11 on a P type substrate 10 are embedded, an oxide film 101 is removed in a specified opening pattern A.例文帳に追加

Ｐ型基板１０上にＮ＋型埋め込み拡散層１１を形成するＮ＋型不純物を埋め込む際に、酸化膜１０１を所定の開口パターンＡで除去する。 - 特許庁

The n-type channel stop layer forms a diode adjacent to the p-type channel stop layer in the p-type layer, and an i/o terminal or an n+-type layer and a p+-type layer connected to a V_ss power terminal in the p^--type layer is provided.例文帳に追加

ＥＳＤ保護素子をＮ型基板上にＰ−層とＮ−層が隣接して存在し、前記Ｐ−層と前記Ｎ−層の境目上にＮ型チャネルストップ層が存在し、前記Ｎ型チャネルストップ層は前記Ｎ−層内でＶｄｄ電源端子に接続されたＮ＋層と隣接し、前記Ｎ型チャネルストップ層は前記Ｐ−層内ではＰ型チャネルストップ層と隣接しダイオードを形成し、前記Ｐ−層内に入出力端子またはＶｓｓ電源端子に接続されているＮ＋層とＰ＋層が設けられた構造とした。 - 特許庁

A P-channel type MOS transistor Q2 and an N-channel type MOS transistor Q1 are connected in series to form a first inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ２とＮチャネル型ＭＯＳトランジスタＱ１とが直列接続されて第１のインバータを形成する。 - 特許庁

An N-type epitaxial layer 2 is divided into a plurality of regions, and a P-type insulating isolation region 12 is formed to insulate adjacent regions from each other.例文帳に追加

Ｎ型のエピタキシャル層２を複数の領域に分離し、隣り合う領域を絶縁するＰ型の絶縁分離層１２を形成する。 - 特許庁

The n-type clad layer 21 has a thickness Dn of 2 μm or more, and the p-type clad layer 23 has a thickness Dp of 500 nm or more.例文帳に追加

ｎ型クラッド層２１の厚さＤｎは２μｍ以上であり、ｐ型クラッド層２３の厚さＤｐは５００ｎｍ以上である。 - 特許庁

In each of memory cells, an n-type MOS transistor Q10a or a p-type MOS transistor Q10b is formed corresponding to the stored state.例文帳に追加

各メモリセルには、記憶状態に応じてｎ型ＭＯＳトランジスタＱ１０ａまたはｎ型ＭＯＳトランジスタＱ１０ｂが形成される。 - 特許庁

A p^+-type injector region and an n^+-type source region 14 are formed at an opposite side of the substrate 15 of the drift region 13.例文帳に追加

ドリフト領域１３の基板１５と反対側にはｐ^＋型インジェクタ領域とｎ^＋型ソース領域１４とが形成されている。 - 特許庁

The drain region (20) has an n-type low-doped region (42), an n^+-region (44), and a p-type drain halo region (50).例文帳に追加

ドレイン領域（２０）は、ｎ型の低濃度ドープ領域４２と、ｎ^＋領域４４と、ｐ型ドレインｈａｌｏ領域（５０）とを有する。 - 特許庁

The temperature difference between a part of growing temperature of the n-type region and a part of growing temperature of the p-type region is at least 140°C.例文帳に追加

Ｎ型領域の一部の成長温度とｐ型領域の一部の成長温度との間の温度差は、少なくとも１４０℃である。 - 特許庁

A bag package P manufactured by a horizontal type inverse-pillow type packaging machine 1 is transferred at its discharging side by a transferring conveyor 13.例文帳に追加

横型の逆ピロー包装機１が製造した袋包装体Ｐは、排出側において搬出コンベア１３によって搬出される。 - 特許庁

The module connection system transmits a repeated pulse signal to an added P-type or N-type module from a basic module, and outputs a repeated pulse signal frequency-divided by a frequency division circuit included in the P-type or N-type module to the basic module as frequency division information, to use the frequency division information as a criterion for determining the number and order of the P-type or N-type module.例文帳に追加

本願発明のモジュール連接システムは、基本モジュールからＰ型又はＮ型の増設モジュールへ繰り返しパルス信号を送り、Ｐ型又はＮ型の増設モジュールに備えられた分周回路によって分周された繰り返しパルス信号を、分周情報として基本モジュールへ出力し、Ｐ型又はＮ型の増設モジュールの数量及び種別の順序の判定基準とする構成とした。 - 特許庁

In a lower pillar layer SJ1, a lower p-type pillar layer 13 and a lower n-type pillar layer 14 are formed alternately with a lateral period A.例文帳に追加

下部ピラー層ＳＪ１は、下部ｐ型ピラー層１３と下部ｎ型ピラー層１４とを横方向の周期Ａで交互に形成してなる。 - 特許庁

To increase drive power for both of a p-type MISFET and an n-type MISFET formed on the same GOI substrate.例文帳に追加

同一ＧＯＩ基板上に形成するｐ型ＭＩＳＦＥＴ及びｎ型ＭＩＳＦＥＴの両方の駆動力を向上させる。 - 特許庁

An n-type clad layer 7 of III nitride compound conductor, an active layer 9, and a p-type clad layer 11 are formed thereon.例文帳に追加

その上にＩＩＩ族ナイトライド化合物半導体よりなるｎ型クラッド層７，活性層９，ｐ型クラッド層１１などを積層する。 - 特許庁

To manufacture a transistor with a simple process and form a p-type or n-type region regardless of the kind of semiconductor.例文帳に追加

簡単な工程でトランジスタを製造すると共に、半導体の種類によらずｐ型またはｎ型領域を形成できるようにする。 - 特許庁

A p^+-type collector region 203 and an N^+-type drain region 213, are formed in separation from the base region within the resurf region 202.例文帳に追加

リサーフ領域２０２内にベース領域とは離隔してｐ^+ 型コレクタ領域２０３及びＮ^+ 型ドレイン領域２１３が形成されている。 - 特許庁

On a pair of rectangular sides of the insulating film layer 24, silicon fins 25a and 25b to be an n-type or p-type are formed.例文帳に追加

絶縁膜層２４における矩形状の一対の側面には、ｎ型またはｐ型となるＳｉ−フィン２５ａ，２５ｂが形成されている。 - 特許庁

The p-type and n-type thermoelectric elements are respectively adhered to the contacts on the first and second heat sinks by flip-chip soldering process.例文帳に追加

ｐ型およびｎ型熱電素子は、フリップチップ・ハンダ・プロセスによって、それぞれ第１および第２の熱シンク上のコンタクトに接着される。 - 特許庁

A P-channel type MOS transistor Q4 and an N-channel type MOS transistor Q3 are connected in series to form a second inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ４とＮチャネル型ＭＯＳトランジスタＱ３とが直列接続されて第１のインバータを形成する。 - 特許庁

Moreover, the n-type regions 105 and the p-type regions 106 are alternately arranged in the [0-1-1] direction of the pn junction layer 101.例文帳に追加

また、ｎ型領域１０５およびｐ型領域１０６は、ｐｎ接合層１０１の[０−１−１］方向に交互に配列している。 - 特許庁

After an N type LDD region is formed by implanting N type impurities into the semiconductor layer using the first and second gate electrodes as masks (step S6), the N type LDD region is inverted into a P type high concentration impurity layer by implanting P type impurities into the region for forming the P type TFT using the first and second gate electrodes as masks (step S7).例文帳に追加

そして、第１のゲート電極と第２のゲート電極とをマスクにして半導体層にＮ型不純物を注入してＮ型ＬＤＤ領域を形成した後に（ステップＳ６）、Ｐ型ＴＦＴを形成すべき領域に第１のゲート電極と第２のゲート電極とをマスクにしてＰ型不純物を注入し、Ｎ型ＬＤＤ領域をＰ型高濃度不純物層に反転する（ステップＳ７）。 - 特許庁

A part of the p-type polycrystalline SiGe is hydrogenated and rendered n-type using this method thus attaining a pn junction conveniently.例文帳に追加

このような手法を用い、ｐ型の多結晶ＳｉＧｅの一部に水素処理を施してｎ型化し、ｐｎ接合を簡便に得る。 - 特許庁

P-type thermoelectric materials 34 and n-type thermoelectric materials 35 are formed in a layered product 33 consisting of a plurality of insulation layers 32.例文帳に追加

複数の絶縁層３２からなる積層体３３の内部に、ｐ型熱電材料３４およびｎ型熱電材料３５を形成する。 - 特許庁

The N-type semiconductor region 119 is arranged on a lower part of the P-type semicondudtor region 110 on a rear surface of the PD forming substrate 101.例文帳に追加

ＰＤ形成基板１０１の裏面には、Ｐ型半導体領域１１０の下部にＮ型半導体領域１１９が配される。 - 特許庁