「P- type」に関連した英語例文の一覧と使い方(58ページ目) - Weblio英語例文検索

METHOD OF MANUFACTURING P-TYPE BORON PHOSPHIDE SEMICONDUCTOR LAYER, COMPOUND SEMICONDUCTOR ELEMENT, AND LIGHT EMITTING DIODE例文帳に追加

ｐ形リン化硼素半導体層の製造方法、化合物半導体素子及び発光ダイオード - 特許庁

A p-type second nitride gallium layer 8 is formed on the surface of the first nitride gallium layer 6.例文帳に追加

次に、第１の窒化ガリウム層６の表面にｐ型の第２の窒化ガリウム層８を形成する。 - 特許庁

There is provided the p-type semiconductor material containing tantalum (Ta) to which nitrogen (N) is added, and oxygen (O).例文帳に追加

窒素（Ｎ）が添加されたタンタル（Ｔａ）及び酸素（Ｏ）を含むｐ型の半導体材料とする。 - 特許庁

Since the polysilicon is p-type polysilicon having high infrared absorptance, the light-receiving sensitivity is heightened.例文帳に追加

ポリシリコンは赤外線吸収率の高いｐ型ポリシリコンであるため、受光感度が高くなる。 - 特許庁

The SiC semiconductor apparatus includes a p^+-type deep layer 9 as deep as or deeper than a trench 5.例文帳に追加

トレンチ５と同じもしくはトレンチ５よりも深いｐ^+型ディープ層９を備えた構造とする。 - 特許庁

The semiconductor chip comprises a p-type semiconductor substrate 40, on which an analog circuit 10 and a digital circuit 20 are provided mixedly.例文帳に追加

アナログ回路１０およびデジタル回路２０がｐ型半導体基板４０に混載されている。 - 特許庁

A guard ring 6 including p-type diffusion regions 5 is formed to surround the anode 2.例文帳に追加

そのアノード２を取り囲むように、ｐ型拡散領域５からなるガードリング６が形成されている。 - 特許庁

The electrode side reflection layer 8 is formed at one portion of the top face of the p-type contact layer 7.例文帳に追加

電極側反射層８は、ｐ型コンタクト層７の上面の一部に形成されている。 - 特許庁

In the P type transistors P1 and P2, respective gates are connected to other drains (cross couple connection).例文帳に追加

Ｐ型トランジスタＰ１およびＰ２は、それぞれのゲートが他のドレインに接続（クロスカップル接続）する。 - 特許庁

Further, an impurity region 6p of high concentration P-type is formed in the entire circumference of the trench 4.例文帳に追加

さらに、高濃度Ｐ型の不純物領域６ｐが、トレンチ４の全周囲に形成されている。 - 特許庁

A transparent electrode 32 and a p-type amorphous silicon layer 33 are formed in a transparent substrate 31.例文帳に追加

透明基板３１に透明電極３２及びｐ型アモルファスシリコン層３３を形成する。 - 特許庁

P-type diffusion layers 31, 34 of high concentration are selectively formed on the surface of the substrate 1.例文帳に追加

更に、基板１の表面に選択的に高濃度のｐ型拡散層３１、３４が形成される。 - 特許庁

A gate electrode is formed on the exposed part of the p-type semiconductor layer 18 through a lift-off method.例文帳に追加

露出したｐ形半導体層１８上に、リフトオフ法により、ゲート電極を形成する。 - 特許庁

A p-type carrier retaining layer 105 is formed between the collector layer 104 and the emitter layer 106.例文帳に追加

コレクタ層１０４とエミッタ層１０６との間に、ｐ型キャリア保持層１０５が形成されている。 - 特許庁

The p-type contact electrode device in the ZnSe based II-VI compound semiconductors is provided.例文帳に追加

ＺｎＳｅ系ＩＩ−ＶＩ化合物半導体におけるｐ型コンタクト電極装置を提供する。 - 特許庁

MANUFACTURING METHOD OF BOTH P-TYPE GALLIUM NITRIDE SEMICONDUCTOR AND ALGAINN LIGHT EMITTING DEVICE例文帳に追加

ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法 - 特許庁

P-type impurity ions are then implanted at a part for forming an LOCOS film 2 using a resist mask.例文帳に追加

そして、レジストマスクを用いてLOCOS膜２の形成箇所にｐ型不純物をイオン注入する。 - 特許庁

In the trench 13, the epitaxial second p-type semiconductor region 11 is formed.例文帳に追加

トレンチ１３には、エピタキシャル層であるｐ型の第２半導体領域１１が形成されている。 - 特許庁

Next, boron ion is implanted in multiple stages using the resist mask in order to form the p-type well layer.例文帳に追加

次に、レジストマスクを用いて、多段階で、ボロンをイオン注入し、Ｐ型ウエル層を形成する。 - 特許庁

A p type wafer to set a CMOS device and a dopant mask layer 102 on the wafer are provided.例文帳に追加

ＣＭＯＳデバイスが設けられるｐ型ウエハと、前記ウエハ上のドーパントマスク層１０２とを備える。 - 特許庁

On a P-type silicon substrate 1, an N--epitaxial layer 4 as a collector region is formed.例文帳に追加

ｐ型シリコン基板１上にコレクタ領域としてのｎ^-エピタキシャル層４が形成されている。 - 特許庁

The p-type base layer 14 is formed by epitaxial growth on the upper surface of the epitaxial layer 12.例文帳に追加

エピタキシャル層１２の上面にｐ型ベース層１４がエピタキシャル成長により形成される。 - 特許庁

This prevents the dopant from diffusing from the p-type clad layer 106 to the active layer 104.例文帳に追加

こうして、ｐ型クラッド層１０６から活性層１０４へのドーパントの拡散が防がれる。 - 特許庁

A semiconductor layer 3 is formed on a P^+-type silicon substrate 2 forming a drain region.例文帳に追加

ドレイン領域をなすＰ^+型のシリコン基板２の上には、半導体層３が形成されている。 - 特許庁

A gate oxide film 36 and a P^+-gate electrode 35 are formed on a N-type silicon substrate 1.例文帳に追加

Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ^＋型ゲート電極３５を形成する。 - 特許庁

This MOS transistor has a region having higher resistivity than the other regions in the p-type well.例文帳に追加

トランジスタはウェルの他の部分よりも抵抗率が高い領域をそのｐ型ウェル内に有する。 - 特許庁

The anode electrode 5 is formed on the entire of an upper surface 14a of the p-type contact layer 14.例文帳に追加

アノード電極５は、ｐ型コンタクト層１４の上面１４ａの全面に形成されている。 - 特許庁

Sub cell arrays MCA 1 and MCA 2 are formed on p-type wells PWC 1 and a PWC 2 respectively.例文帳に追加

サブセルアレイＭＣＡ１，ＭＣＡ２はそれぞれ、ｐ型ウェルＰＷＣ１，ＰＷＣ２に形成される。 - 特許庁

MANUFACTURING METHOD OF P-TYPE GALLIUM-NITRIDE-BASED COMPOUND SEMICONDUCTOR, AND GALLIUM-NITRIDE-BASED COMPOUND SEMICONDUCTOR ELEMENT例文帳に追加

Ｐ型窒化ガリウム系化合物半導体の製造方法と窒化ガリウム系化合物半導体素子 - 特許庁

METHOD FOR MANUFACTURING P-TYPE BORON PHOSPHIDE SEMICONDUCTOR LAYER, BORON PHOSPHIDE SEMICONDUCTOR ELEMENT AND LIGHT EMITTING DIODE例文帳に追加

ｐ形リン化硼素半導体層の製造方法、リン化硼素系半導体素子およびＬＥＤ - 特許庁

GAN HETEROJUNCTION BIPOLAR TRANSISTOR HAVING P-TYPE DISTORTION INGAN BASE LAYER, AND METHOD OF MANUFACTURING SAME例文帳に追加

ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法 - 特許庁

A second wiring 11 of aluminum is connected electrically to the P+-type high concentration region 4.例文帳に追加

ｐ^+形高濃度領域４にはアルミニウムよりなる第２の配線１１が電気的に接続される。 - 特許庁

A p^- type active layer 3 has a thick portion and a thin portion.例文帳に追加

ｐ−型活性層３は、厚さの大きい肉厚部分と厚さの小さい肉薄部分とを有する。 - 特許庁

Therefore, it is possible to provide this p-type semiconductor layer activating method other than thermal effects.例文帳に追加

ゆえに本発明はｐ型半導体層に対して熱効果以外の活性化方法を提供する。 - 特許庁

Recording regions R of image data are determined in accordance with the type of print paper P.例文帳に追加

本発明では、画像データの記録領域Ｒは印刷用紙Ｐの種類に応じて定められる。 - 特許庁

Next, while the resist film is used as a mask, a p-type impurity is introduced to the edge of the semiconductor film 123.例文帳に追加

次いで、レジスト膜をマスクとし、半導体膜１２３の縁部にｐ型不純物を導入する。 - 特許庁

A deposition layer 2' is formed in the p-channel type MOS transistor, and is a gate insulating layer 18.例文帳に追加

ｐチャネル型ＭＯＳトランジスタでは、堆積膜２´が形成され、これがゲート絶縁層１８となる。 - 特許庁

The p-type region A is formed so as to cover the base corner of a gate polycrystalline silicon layer 8.例文帳に追加

また、ｐ型領域４はゲート用多結晶シリコン層８の底部角を覆うように形成する。 - 特許庁

To provide a transparent channel thin film transistor and a p-type transparent channel thin film transistor.例文帳に追加

透明チャンネル薄膜トランジスタ及びｐ型透明チャンネル薄膜トランジスタの提供を課題とする。 - 特許庁

The semiconductor device includes a P-type semiconductor substrate; an N-type well, a first P^+ diffusion region, a second P^+ diffusion region, a Schottky diode, a first N^+ diffusion region, a second N^+ diffusion region, a third P^+ diffusion region, a fourth P^+ diffusion region, a first insulating layer, a second insulating layer, a first parasitic bipolar transistor, and a second parasitic bipolar transistor.例文帳に追加

本発明の半導体デバイスは：Ｐ型半導体基板、Ｎ型ウェル、第１Ｐ＋拡散領域、第２Ｐ＋拡散領域、ショットキー・ダイオード、第１Ｎ＋拡散領域、第２Ｎ＋拡散領域、第３Ｐ＋拡散領域、第４Ｐ＋拡散領域、第１絶縁層、第２絶縁層、第１寄生バイポーラトランジスタ、及び第２寄生バイポーラトランジスタ、を含む。 - 特許庁

A semiconductor device includes a buried p (or n) channel type MOSFET whose n (or p) type impurity concentration in a buried channel region 7 of a buried p (or n) channel region gradually increases toward a p++ source region 5 and a p++ drain region 6, in the lengthwise direction of a channel like a line shown in the accompanying drawing.例文帳に追加

埋め込みｐ（又はｎ）チャネル領域である埋め込みチャネル領域７に於けるｎ（又はｐ）型不純物濃度が図に付記した線図に見られるようにチャネル長方向に於いてｐ^++ソース領域５側及びｐ^++ドレイン領域６側に向かって漸増するように分布している埋め込みｐ（又はｎ）チャネル型ＭＯＳＦＥＴが含まれている。 - 特許庁

The p-side electrode 16 is formed on the p-type GaN contact layer 26 and includes a contact electrode part 16a made of palladium (Pd), that is formed on a part of the p-type GaN contact layer 26, and a reflecting electrode part 16b made of aluminum (Al), that is formed on the contact electrode part 16a and the p-type GaN contact layer 26.例文帳に追加

ｐ側電極１６は、ｐ型ＧａＮコンタクト層２６上に形成され、ｐ型ＧａＮコンタクト層２６上の一部に形成されたパラジウム（Ｐｄ）からなるコンタクト電極部１６ａと、コンタクト電極部１６ａおよびｐ型ＧａＮコンタクト層２６上に形成されたアルミニウム（Ａｌ）からなる反射電極部１６ｂとを含む。 - 特許庁

When a voltage is applied between the P-type impurity regions 15b and 15b via metal wiring 9 and 9, two P-N junctions formed on the junction surface between the N-type impurity region 15a and the P-type impurity regions 15b and 15b are formed opposed in the backward and forward directions, and a resistor is composed by either P-N junction.例文帳に追加

メタル配線９，９を介してＰ型不純物領域１５ｂ，１５ｂ間に電圧を印加すると、Ｎ型不純物領域１５ａとＰ型不純物領域１５ｂ，１５ｂの接合面に形成される２つのＰＮ接合が逆方向と順方向で対向して形成され、いずれかのＰＮ接合によって抵抗が構成される。 - 特許庁

A p^+ region 4 is formed over an entire upper portion of an n-type epitaxial layer 2 by high-temperature ion implantation, and an n-type region below the p^+ region 4a is partially exposed by selectively etching the p^+ region 4a, thereby forming a p^+ semiconductor projection 4 which is protruded upward from an upper surface of the n-type region.例文帳に追加

ｎ型のエピタキシャル層２の上部全体に高温イオン注入によってｐ^+領域４ａを形成し、当該ｐ^+領域４ａを選択的にエッチングしてｐ^+領域４ａ下のｎ型領域を部分的に露出させることにより、そのｎ型領域の上面より上方へ突出したｐ^+半導体凸部４を形成する。 - 特許庁

The p-type semiconductor layer in the outermost circumference (portion contacting with a solution in a chip end) is floated thereby, the maximum potential in the chip is imparted to the n-type semiconductor layer in an inner side thereof, and the minimum potential in the sensor chip is imparted to the p-type semiconductor layer.例文帳に追加

このため、最外周（チップ端で溶液に接する部分）のｐ型半導体層をフローティング、その内側のｎ型半導体層にチップ内の最高電位を与え、ｐ型半導体層にはセンサチップの最低電位を与える。 - 特許庁