「P- type」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

In this semiconductor device, two n-type epitaxial layers 5, 6 are formed on a p-type single crystal silicon substrate 4.例文帳に追加

本発明の半導体装置では、Ｐ型の単結晶シリコン基板４上に２層のＮ型のエピタキシャル層５、６が形成されている。 - 特許庁

A P+ semiconductor layer 4 is formed by diffusing high concentration N type impurities from the other surface side of the N- type semiconductor substrate.例文帳に追加

上記Ｎ−型半導体基板の他方の表面から高濃度のＰ型不純物を拡散して，Ｐ＋型半導体層を形成する。 - 特許庁

The complementary semiconductor device is provided with a semiconductor substrate, a p-type semiconductor device, and an n-type semiconductor device.例文帳に追加

第一の発明の半導体装置は、相補型であり、半導体基板、ｐ型半導体装置およびｎ型半導体装置を具備する。 - 特許庁

In this semiconductor device, two n-type epitaxial layers 4, 5 are formed on a p-type single crystal silicon substrate 3.例文帳に追加

本発明の半導体装置では、Ｐ型の単結晶シリコン基板３上に、２層のＮ型のエピタキシャル層４、５が形成されている。 - 特許庁

A p++ type semiconductor layer 3 and an n-type semiconductor layer 1 are laminated, and an insulating region 2 is selectively disposed on their boundary.例文帳に追加

ｐ＋＋型半導体層３とｎ−型半導体層１を積層し、その境界に絶縁領域２を選択的に配置する。 - 特許庁

An N- type semiconductor layer 11 is formed on the surface of a semiconductor substrate 10, and a P type semiconductor layer 12 is formed thereon.例文帳に追加

半導体基板１０の表面にＮ−型半導体層１１を形成し、その上層にＰ型半導体層１２を形成する。 - 特許庁

The semiconductor light emitting device is provided with a p-type semiconductor layer and an n-type semiconductor layer interposing an active layer and mutually joined.例文帳に追加

半導体発光素子は、活性層を介在させて互いに接合されたｐ型半導体層とｎ型半導体層とを備える。 - 特許庁

A step-up DC-DC converting circuit is provided anew with a second n-type thin-film transistor N2 and a second p-type thin-film transistor P2.例文帳に追加

昇圧型のＤＣ−ＤＣ変換回路に、第２のＮ型薄膜トランジスタＮ２、第２のＰ型薄膜トランジスタＰ２を新たに設ける。 - 特許庁

N-type diffusion layers 20a, 20b, 20c and 20d are formed in the surface region of the p-type well region 15, other than the respective gates 17, 18 and 19.例文帳に追加

各ゲート１７，１８，１９を除く、Ｐ型ウェル領域１５の表面領域にはＮ型拡散層２０ａ，２０ｂ，２０ｃ，２０ｄが形成されている。 - 特許庁

A p-type or n-type element to be added in the thin-film formation of an active layer is changed for every cell in correspondence with the change of the desorbed gas.例文帳に追加

脱離ガスの変化に対応して活性層製膜中に添加するｐ型あるいはｎ型の元素をセル毎に変化させる。 - 特許庁

An N well 8 is formed in a P-type semiconductor substrate 1, a P well 9 is further formed in the N well 8, and a nonvolatile semiconductor memory device main part 12 is formed on a surface of the P well 9.例文帳に追加

Ｐ型半導体基板１にＮウエル８を形成し、さらにＮウエル８内にＰウエル９を形成し、Ｐウエル９表面に不揮発性半導体記憶装置主部１２を形成する。 - 特許庁

The voltage-controlled variable capacitance 15 has a P-N junction, and this P-N junction is constituted into superstaged junction, where the concentration of impurities in an N-type region is reduced as one goes away from P-N junction surface.例文帳に追加

電圧制御可変容量１５はＰＮ接合を持ち、このＰＮ接合はＰＮ接合面から離れるに従ってＮ型領域の不純物濃度が低くなる超階段接合に構成される。 - 特許庁

In the p-type layer, a thermally conductive portion is disposed in contact therewith in a region different from a region where the p-electrode is connected, and the thermally conductive portion is electrically insulated from the p-electrode.例文帳に追加

ｐ型層にはｐ電極が接続された領域と異なる領域において熱伝導部が接して配されており、熱伝導部はｐ電極と電気的に絶縁されていることを特徴とする。 - 特許庁

Among the plurality of well layers, a p-side well layer that is closest to the p-type semiconductor layer has a thickness thicker than the thickness of all the well layers except for the p-side well layer among the plurality of well layers.例文帳に追加

前記複数の井戸層のうちで前記ｐ形半導体層に最も近いｐ側井戸層は、前記複数の井戸層のうちの前記ｐ側井戸層を除く全ての前記井戸層の厚さよりも厚い。 - 特許庁

The continuous casting device is a twin drum-type continuous casting device, and the radius of the drum R (m) and the mold wall face pressing force P (t/m) satisfies a relationship represented by 0.5≤(√R) P≤2.2, preferably 0.8≤(√R) P≤1.2.例文帳に追加

連続鋳造装置は双ドラム式連続鋳造装置であり、ドラム半径Ｒ（ｍ）と鋳型壁面の押し付け力Ｐ（ｔ／ｍ）との関係が、０．５≦（√Ｒ）・Ｐ≦２．２、好ましくは０．８≦（√Ｒ）・Ｐ≦１．２である。 - 特許庁

The p-type clad layer 18 has a projecting part 18a, which is salient on the p-side contact layer 19 side in correspondence with the opening 21a of the insulating layer 21.例文帳に追加

ｐ型クラッド層１８は、絶縁層２１の開口２１ａに対応してｐ側コンタクト層１９側に突出した突部１８ａを有している。 - 特許庁

The length of the second parallel p-n structure of the breakdown-proof structure 120 is shorter than that of the first parallel p-n structure of the vertical type drift part 22.例文帳に追加

この耐圧構造部１２０の第２の並列ｐｎ構造の長さは縦形ドリフト部２２の第１の並列ｐｎ構造のそれよりも短くなっている。 - 特許庁

In the temperature-reducing process after growing a p-type GaAs cap layer 508, the substrate is exposed to AsH3 atmosphere to prevent introduction of group-V defect into the active layer.例文帳に追加

p型GaAsキャップ層５０８成膜後の降温過程において、基板をAsH_3雰囲気に曝し、活性層にＶ族欠陥が導入されることを防止する。 - 特許庁

Thereafter, a p^+-type source region 10 and a drain region 11 are formed as self-aligned with the gate electrode 7, and thus a p-channel MIS transistor is obtained.例文帳に追加

この後、ゲート電極７に対して自己整合的にｐ^+ 型のソース領域１０およびドレイン領域１１を形成し、ｐチャネルＭＩＳトランジスタを形成する。 - 特許庁

The transmission unit T/M is coupled to the motor & clutch unit M/C, and has a transmission housing 41; a V-belt type continuously variable transmission mechanism 42; and an oil pump O/P.例文帳に追加

変速機ユニットT/Mは、モータ＆クラッチユニットM/Cに連結接続され、変速機ハウジング41と、Ｖベルト式無段変速機構42と、オイルポンプO/Pを有する。 - 特許庁

The p-side ohmic electrode 6 is provided between the conductive adhesive layer 3 and semiconductor layers 7 to 12, and is electrically connected to the p-type contact layer 7.例文帳に追加

ｐ側オーミック電極６は、導電性接着層３と半導体層７〜１２の間に、ｐ型コンタクト層７と電気的に接続されて設けられている。 - 特許庁

The semiconductor device comprises: a silicon substrate 1 whose plane orientation is (110); and a p-channel type field effect transistor formed in a p-MIS region 1B.例文帳に追加

本発明の半導体装置は、面方位が（１１０）のシリコン基板１と、ｐＭＩＳ領域１Ｂに形成されたｐチャネル型電界効果トランジスタを有する。 - 特許庁

Subsequently, p^+ type source region 8 and drain region 9 are formed while being self-aligned with the gate electrode 5 thus forming a p-channel MIS transistor.例文帳に追加

この後、ゲート電極５に対して自己整合的にｐ^+ 型のソース領域８およびドレイン領域９を形成し、ｐチャネルＭＩＳトランジスタを形成する。 - 特許庁

A P^+ type diffusion layer 26C and a P well layer 22 on a surface of the photodiode 16C are electrically connected to a connection part 18C of the light shielding film 18.例文帳に追加

フォトダイオード１６Ｃの表面のＰ^＋型拡散層２６Ｃ及びＰウェル層２２と、遮光膜１８の接続部１８Ｃとは電気的に接続している。 - 特許庁

The GaN based light-emitting diode chip has a transparent first layer where a p-type contact layer is applied to the p-side, and a reflective second layer applied onto the first layer.例文帳に追加

ｐ型接触層がｐ側に施された透明な第１の層およびこの第１の層上に施された反射性の第２の層を有している。 - 特許庁

On a p-type substrate 101 are provided p-wells 102, n-wells 103, an isolation oxide film 104, a diffused layer 105 and gates 106 to form transistor elements.例文帳に追加

Ｐ型基板１０１上にＰウェル１０２、Ｎウェル１０３、分離酸化膜１０４、拡散層１０５、ゲート１０６を設けてトランジスタ素子が形成される。 - 特許庁

On the first P-well area 55a, N-type diffusion areas 53d and 53s are formed so as to sandwich parts of the first P-well area 55a.例文帳に追加

第1Pウェル領域55aの上層には、第1Pウェル領域55aの一部を挟んで形成されたN型拡散領域53dおよびN型拡散領域53sを有する。 - 特許庁

Other commands can accept either a number or a string; for example, the p command can accept either and prints the object according to its type. 例文帳に追加

他のコマンドは、数字か文字列を受け入れることができます。 例えば、pコマンドは、両方を受け付けることができ、データをその型に応じて表示します。 - JM

A first base region (16) includes a first conductive type (P) and a peripheral base region (27) formed adjacent to a side (31c) of a semiconductor substrate (31).例文帳に追加

第１のベース領域(16)は、第１導電型(P)を有し且つ半導体基体(31)の側面(31c)に近接して形成される周辺ベース領域(27)を有する。 - 特許庁

5B element is contained as a major compound element on an interface (middle layer 104), between the p-type semiconductor layer 103 and the p-side electrode 105.例文帳に追加

ｐ型半導体層１０３とｐ側電極１０５との界面（中間層１０４）には、主要な構成元素として５Ｂ族元素が含まれる。 - 特許庁

The PMOS type floating gate transistor 52 uses the p-diffused region 68 below a p+ active region 70 which forms a drain, to provide a high breakdown voltage.例文帳に追加

このPMOSフローティングゲートトランジスタ５２は、高い破壊電圧を設けるために、ドレインを形成するｐ+アクティブ領域７０の下にｐ-型拡散領域６８を用いる。 - 特許庁

To provide a manufacturing method of a semiconductor element which can form a good ohmic contact between a p-type contact layer and a p-side electrode.例文帳に追加

ｐ型コンタクト層とｐ側電極との間に良好なオーミックコンタクトを形成することが可能な半導体素子の製造方法を提供する。 - 特許庁

By forming the conductive carbon nanotube array 33 in the p-type semiconductor layer 34, the surface area of p-n junction can be maximized.例文帳に追加

ｐ型半導体層３４の内部に伝導性炭素ナノチューブ配列体３３を設けることによって、ｐ−ｎ接合の表面積を最大化することができる。 - 特許庁

The wiring 40 is connected to specific potential, thus fixing the P wells 11 and 12 to a specific potential via the contacts 31 and 32 and P-type layer 20.例文帳に追加

配線４０を所定の電位に接続することによって、コンタクト３１，３２及びＰ型層２０を介して両Ｐウエル１１，１２を所定の電位に固定する。 - 特許庁

To provide a semiconductor light emitting device which is improved in reliability by enabling a p-type layer of a III nitride semiconductor to be reduced in resistance and improved in C-axis orientation distribution.例文帳に追加

III族窒化物半導体におけるp型層の低抵抗化、c軸配向性分布の改善を行い、発光素子の信頼性を向上させる。 - 特許庁

In an n-well, a p-channel transistor 10, having a drain region 11 and a source region 12 both of which contain an injected p-type impurity, is formed.例文帳に追加

ｎウェル内には、ｐ型不純物が注入されたドレイン領域１１及びソース領域１２を備えたｐチャネルトランジスタ１０が形成されている。 - 特許庁

To provide a paper feeding device capable of effectively restricting a conveyance failure of a sheet member P, even if the type of the sheet members P is changed, and to provide an image forming device.例文帳に追加

シート部材Ｐの種類が変わっても、シート部材Ｐの搬送不良を効果的に抑制することができる給紙装置及び画像形成装置を得る。 - 特許庁

An N-type impurity is injected selectively into a region in which an N-type transistor has been formed, and then a first insulating film 120 is deposited on the surfaces of the N-type gate pattern, the P-type gate pattern, and the substrate.例文帳に追加

Ｎ型トランジスタ形成領域に選択的にＮ型不純物を注入し、その後、前記Ｎ型ゲートパターン、Ｐ型ゲートパターン及び基板表面上に第１絶縁膜１２０を蒸着する。 - 特許庁

Thereafter, the heat treatment is carried out to form the n-type well layer up to the silicon substrate from the deep n-type well layer and also form the p-type well layer in the area surrounded by the n-type well layer.例文帳に追加

その後、熱処理を施すことによって、深いＮ型ウエル層からシリコン基板に至るＮ型ウエル層を形成すると共に、Ｎ型ウエル層に囲まれた領域にＰ型ウエル層を形成する。 - 特許庁

The nitride semiconductor laminated structure 2 is formed of a lamination consisting of an n^+-type GaN drain layer 6, an n^--type GaN drift layer 7, a p-type GaN channel layer 4 and an n^+-type GaN source layer 5.例文帳に追加

窒化物半導体積層構造部２は、ｎ^+型ＧａＮドレイン層６と、ｎ^-型ＧａＮドリフト層７と、ｐ型ＧａＮチャネル層４と、ｎ^+型ＧａＮソース層５とを積層して形成されている。 - 特許庁

The solar cell has a structure in which a second conductivity type (p-type) hydrogenated amorphous silicon oxide layer 3 is formed on a first conductivity type (n-type) crystal silicon substrate 1 via a nondoped hydrogenated amorphous silicon layer 2.例文帳に追加

第一導電型（ｎ型）の結晶シリコン基板１上に、ノンドープの水素化アモルファスシリコン層２を介して第二導電型（ｐ型）の水素化アモルファスシリコンオキサイド層３を備えた太陽電池である。 - 特許庁

A p-type well layer 4, an n-type buffer layer 7 and an n-type diffusion layer 20 are formed by impurity diffusion on the surface of the n-type active layer 3 between a source electrode 9 and a drain electrode 11.例文帳に追加

ソース電極９及びドレイン電極１１間で、ｎ^- 型活性層３の表面には、ｐ型ウエル層４、ｎ型バッファ層７、及びｎ型拡散層２０が不純物拡散により形成される。 - 特許庁

An n-type clad layer 12 (a first conductivity type semiconductor layer), an active layer 14, a p-type clad layer 16 (a second conductivity type semiconductor layer) are stacked in this order on a GaAs substrate 10 (semiconductor substrate).例文帳に追加

ＧａＡｓ基板１０（半導体基板）上に、ｎ型クラッド層１２（第１導電型半導体層）、活性層１４、ｐ型クラッド層１６（第２導電型半導体層）を順番に積層する。 - 特許庁

When the n-type TFT 53 is off, a p-type TFT 52 which is switched on-off complementarily to the n-type TFT 53 is turned on, thus an output current from the n-type TFT 48 passes through a dummy load 51.例文帳に追加

ｎ型ＴＦＴ５３のオフ時には、ｎ型ＴＦＴ５３と相補的にオンオフするｐ型ＴＦＴ５２のオンにより、ｎ型ＴＦＴ４８からの出力電流はダミー負荷５１を通過する。 - 特許庁

The complete-depletion type SOI semiconductor device includes an nMOS-type element having a p-type polycrystalline SiGe gate electrode 15, a body region (channel region) 13B made of an n-type semiconductor, a source region 13S, and a drain region 13D.例文帳に追加

ｐ型多結晶ＳｉＧｅゲート電極１５並びにｎ型半導体からなるボディ領域（チャネル領域）１３Ｂ、ソース領域１３Ｓ、ドレイン領域１３Ｄを備えたｎＭＯＳ型素子が含まれる。 - 特許庁