「P- type」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

The N+ diffusion region 15a is formed in a part of the P-type well 4a located at the bottom of an opening 13 penetrating an element isolation film 3a, from a surface of the P-type well 4a to a predetermined depth.例文帳に追加

Ｎ＋拡散領域１５ａは、素子分離酸化膜３ａを貫通する開口部１３の底に位置するＰ型ウェル４ａの部分に、その表面から所定の深さにわたり形成されている。 - 特許庁

To provide a method for manufacturing a light-emitting element by which a p-type oxide layer can be formed reproducibly and stably in a light- emitting element containing the p-type oxide layer of Zn or Mg.例文帳に追加

Ｚｎ及びＭｇのｐ型酸化物層を含んだ発光素子において、該ｐ型酸化物層の形成を再現性よく安定的に行なうことができる発光素子の製造方法を提供する。 - 特許庁

A p-type semiconductor clad layer 12, an active layer 11, and an n-type semiconductor clad layer 13 are stacked, and then holes 16 penetrating through these three layers are periodically formed to fabricate a two-dimensional photonic crystal.例文帳に追加

p型半導体クラッド層１２、活性層１１及びn型半導体クラッド層１３に、これら３つの層を通る空孔１６を周期的に設けることにより２次元フォトニック結晶を形成する。 - 特許庁

The carrier concentration at a p-type current block layer of the spot size conversion part of the semiconductor laser, where the spot size conversion part is integrated, is made lower than that at a p-type current block layer of the laser part.例文帳に追加

スポットサイズ変換部を集積化した半導体レーザにおけるスポットサイズ変換部のｐ型電流ブロック層のキャリア濃度を、レーザ部のｐ型電流ブロック層のキャリア濃度よりも低くする。 - 特許庁

The semiconductor layer is also provided with first and second Si body regions 22 and 23, an SiGe body region 24 containing p-type impurities of high concentration, and an Si channel layer 25 containing p-type impurities of low concentration.例文帳に追加

また、第１，第２Ｓｉボディ領域２２，２３と、高濃度のｐ型不純物を含むＳｉＧｅボディ領域２４と、低濃度のｐ型不純物を含むＳｉチャネル層２５とが設けられている。 - 特許庁

To do this, type n to create a new partition, then p to tell fdisk that you want a primary partition. Then type 2 to create the second primary partition, /dev/sda2 in our case.例文帳に追加

この作業のためには、新規パーティションを作成するのにn、基本パーティションを選択するのにpを入力します. そして2番目の基本パーティション、この例では/dev/hda2を作成するのに2と入力します。 - Gentoo Linux

To do this, type n to create a new partition, then p to tell fdisk that you want a primary partition. Then type 3 to create the third primary partition, /dev/sda3in our case. 例文帳に追加

この作業のためには、新規パーティションを作成するのにn、基本パーティションを選択するのにpを入力します. そして3番目の基本パーティション、この例では/dev/hda3を作成するのに3と入力します。 - Gentoo Linux

To do this, type n to create a new partition, then p to tell fdisk that you want a primary partition. Then type 2 to create the second primary partition,/dev/sda2 in our case.例文帳に追加

この作業のためには、新規パーティションを作成するのにn、基本パーティションを選択するのにpを入力します. そして2番目の基本パーティション、この例では/dev/sda2を作成するのに2と入力します。 - Gentoo Linux

To do this, type n to create a new partition, then p to tell fdisk that you want a primary partition. Then type 3 to create the third primary partition, /dev/sda3 in our case.例文帳に追加

この作業のためには、新規パーティションを作成するのにn、基本パーティションを選択するのにpを入力します. そして3番目の基本パーティション、この例では/dev/sda3を作成するのに3と入力します。 - Gentoo Linux

The p-n junction is formed by laminating, for example, an n-type layer (clad layer) 3 of a GaN compound semiconductor and a p-type layer (clad layer) 5 of the GaN compound semiconductor.例文帳に追加

たとえばＧａＮ化合物半導体からなるｎ形層（クラッド層）３と、ＧａＮ化合物半導体からなるｐ形層（クラッド層）５とが積層されることによりｐｎ接合が形成されている。 - 特許庁

For example, the p-n junction body, manufactured by applying and baking LaSrCoO_3 which is p-type oxide on a pellet of n-type manganese oxide by spin coating has the function of the battery action using light.例文帳に追加

例えば、ｐ型酸化物であるＬａＳｒＣｏＯ_３を、ｎ型マンガン酸化物のペレット上にスピンコーテングで塗布し、焼き付けて作製したｐ−ｎ接合体は、光によって電池作用の機能をもつ。 - 特許庁

A p-n tunnel junction 220 between a p-type semiconductor layer 216 and an n-type semiconductor layer 218 provides current injection for an edge-emitting nitride based semiconductor laser structure 200.例文帳に追加

ｐ型半導体層２１６とｎ型半導体層２１８との間のｐ−ｎトンネル接合２２０は、エッジ発光型窒化物系半導体レーザ構造２００のための電流注入を提供する。 - 特許庁

A semiconductor element has an MQW active layer 43 made of a first group III nitride semiconductor and a p-type contact layer 45 made of a second group III nitride semiconductor doped with the p-type impurities.例文帳に追加

半導体素子は、第１のIII族窒化物半導体からなるＭＱＷ活性層４３と、ｐ型不純物がドーピングされた第２のIII族窒化物半導体からなるｐ型コンタクト層４５とを有している。 - 特許庁

Thereafter, P-type impurity ions 8 for element-isolating memory cells are implanted using the gate electrode 3 and the side wall oxide film 7 as masks for the formation of P-type impurity regions.例文帳に追加

その後、ゲート電極３及びサイドウォール酸化膜７をマスクとしてメモリセルの素子分離のためのＰ型不純物のイオン注入８をすることによって、Ｐ型不純物領域９を形成する。 - 特許庁

To provide a method for manufacturing a p-type GaN semiconductor for stably activating a p-type impurities to reduce the contact resistance while hydrogen passivation is prevented.例文帳に追加

水素パッシベーションを防ぎつつ接触抵抗を低減するために、ｐ型不純物の活性化処理を安定的に行うことができるｐ型ＧａＮ系半導体の製造方法を提供すること。 - 特許庁

The compound semiconductor substrate 10 is equipped with substrate 12 consisting of a p type compound semiconductor, and substance 14 combining with surface 12a of the substrate 12 while containing a p-type dopant atom.例文帳に追加

化合物半導体基板１０は、ｐ型の化合物半導体からなる基板１２と、基板１２の表面１２ａに結合しておりｐ型の不純物原子を含む物質１４とを備える。 - 特許庁

A semiconductor device 100 includes a p-type buried layer 26, and a hetero-junction layer 32 of a nitride semiconductor provided on the p-type buried layer 26 and having a hetero-junction surface 3.例文帳に追加

半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。 - 特許庁

A bi-directional diode of which the threshold value is approximately Vdd is inserted between a gate and a drain using the LVP (low voltage P type transistor) instead of HVP (high voltage P type transistor) of a transfer circuit.例文帳に追加

転送回路のＨＶＰ（ハイボルテージＰ型トランジスタ）の代わりにＬＶＰ（ロウボルテージＰ型トランジスタ）を使用して、ゲートとドレインとの間に閾値がＶｄｄ程度となる双方向のダイオードを挿入する。 - 特許庁

A compound semiconductor substrate 10a comprises a substrate 12 consisting of a p type compound semiconductor, and a substance 14 bonded to a surface 12a of the substrate 12 and containing a p-type impurity atom.例文帳に追加

化合物半導体基板１０ａは、ｐ型の化合物半導体からなる基板１２と、基板１２の表面１２ａに結合しておりｐ型の不純物原子を含む物質１４とを備える。 - 特許庁

The P-type layer 48 is connected electrically to the conductive via 56 of the mutual connection constructions 42 and 43 through a transparent conductor 50, which is placed covering the P-type layer 48 and the I layer 46.例文帳に追加

Ｐ型層４８は、Ｐ型層４８及びＩ層４６を覆うように配置される透明導電体５０によって相互接続構造４２、４３の導電性ビア５６に電気的に接続される。 - 特許庁

The second photo resist 5 is formed on both sides of a P-type impurity area 4 so that it may have a second opening K2 in an area overlying partly over the P-type impurity area 4.例文帳に追加

第２のホトレジスト５は、Ｐ型の不純物領域４の両側に、Ｐ型の不純物領域４に部分的にオーバーラップする領域に第２の開口部Ｋ２を有するように形成される。 - 特許庁

In this way, an electric field concentration portion when a drain voltage is high voltage is not a lower part of the joint portion between the p-type deep layer 10 and the p-type resurf layer 15, but a guard ring portion.例文帳に追加

これにより、ドレイン電圧が高電圧となった時の電界集中部分がｐ型ディープ層１０とｐ型リサーフ層１５の接合部分の下部ではなくガードリング部となるようにできる。 - 特許庁

In this hetero-junction bipolar transistor, an n+-type AlGaAs emitter layer 5, a p+-type GaAs base layer 6, an n-type GaAs collector layer 7, an n+-type GaAs collector cap layer 8, and a collector electrode 11 made of an alloy of AuGe and Ni sequentially formed on an n+-type GaAs substrate 1.例文帳に追加

本発明のヘテロ接合バイポーラトランジスタは、n^+型GaAs基板１上にｎ^+型AlGaAsエミッタ層５、ｐ^+型GaAsベース層６、ｎ型GaAsコレクタ層７、ｎ^^+型GaAsコレクタキャップ層８、AuGeとNiの合金から成るコレクタ電極１１を順次形成している。 - 特許庁

An N-type silicon-gerumanium mixed crystal layer 5 is formed on an N-type silicon substrate 4, and an N-type silicon layer 6 is formed thereon, and furthermore, a P-type silicon diffused layer 7 is formed in the N-type silicon layer 6.例文帳に追加

Ｎ型シリコン基板４の上にＮ型シリコン−ゲルマニウム混晶層５が形成され、Ｎ型シリコン−ゲルマニウム混晶層５の上にＮ型シリコン層６が形成され、さらに、Ｎ型シリコン層６内にＰ型シリコン拡散層７が形成される。 - 特許庁

The GaP light emitting device 1 has a structure of laminating an n-type GaP buffer layer 11, an n-type GaP layer 12, an N dope n-type GaP layer 13, and a p-type GaP layer 14 on an n-type GaP mono-crystal substrate 10.例文帳に追加

ＧａＰ発光素子１は、ｎ型ＧａＰ単結晶基板１０上に、ｎ型ＧａＰバッファ層１１、ｎ型ＧａＰ層１２、Ｎドープｎ型ＧａＰ層１３、ｐ型ＧａＰ層１４が積層された構造を有する。 - 特許庁

A semiconductor integrated circuit device forms a memory cell of an n-channel MISFETQ_L including an n-type gate electrode 10N made of a polycrystalline silicon film with impurities having an n-type conductivity type introduced, and an n-channel MISFETQ_H including a p-type gate electrode 10P made of a polycrystalline silicon film with impurities having a p-type conductivity type introduced.例文帳に追加

ｎ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｎ型ゲート電極１０Ｎを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｌと、ｐ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｐ型ゲート電極１０Ｐを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｈとからメモリセルを形成する。 - 特許庁

An n^+-type impurity region 52 is formed in an n^--type semiconductor layer 2 in a high potential island region 201 partitioned by a p-type impurity region 3, and first field plate 55a-55e and a plurality of second field plates are formed in multiplex above the n^--type semiconductor layer 2 between the n^+-type impurity region 52 and the p-type impurity region 3.例文帳に追加

ｐ不純物領域３で区分された高電位島領域２０１内のｎ^-半導体層２にはｎ^+不純物領域５２が形成されており、ｎ^+不純物領域５２とｐ不純物領域３との間のｎ^-半導体層２の上方には第１フィールドプレート５５ａ〜５５ｅと複数の第２フィールドプレートとが多重に形成されている。 - 特許庁

The gate interconnection 14 and the source interconnection 13 are each connected to a different N^+-type region 10, the planar shapes of two P-type regions 11 adjacent to the N^+-type region 10 differ between the N^+-type regions 10, and the planar shapes of the two N^+-type regions 10 adjacent to the P-type region 11 differ.例文帳に追加

ゲート配線１４およびソース配線１３は、それぞれ異なるＮ^＋型領域１０に接続されており、それらのＮ^＋型領域１０の間において、Ｎ^＋型領域１０に接する２つのＰ型領域１１の平面形状が異なり、Ｐ型領域１１に隣接する２つのＮ^＋型領域１０の平面形状が異なっている。 - 特許庁

A contacted area between a P-type silicon substrate 1 and an N-type low-concentration well region 2 is reduced by forming a trench on the silicon substrate at a charge accumulation region 6 of a MOS type capacitor, so that the MOS type capacitor with a reduced leakage current from the N-type low-concentration well region 2 to the P-type silicon substrate 1 can be obtained.例文帳に追加

ＭＯＳ型のキャパシタの電荷蓄積領域６のシリコン基板にトレンチを設けることにより、Ｐ型シリコン基板１とＮ型低濃度ウェル領域２の接触面積を減少させたから、Ｎ型低濃度ウェル領域２からＰ型シリコン基板１へのリーク電流を低減させたＭＯＳ型キャパシタを得ることが出来る。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an n-type crack preventive layer 5, an n-type AlGaN first clad layer 6, an MQW light emitting layer 7, a p-type AlGaN second clad layer 8, and a p-type contact layer 9 are formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、バッファ層２、アンドープのＧａＮ層３、ｎ−ＧａＮ層４、ｎ−クラック防止層５、ｎ−ＡｌＧａＮからなる第１クラッド層６、ＭＱＷ発光層７、ｐ−ＡｌＧａＮからなる第２クラッド層８、ｐ−コンタクト層９が順に形成されてなる。 - 特許庁

In the high-voltage semiconductor device (horizontal IGBT), an N-type drift region 104 and a P-type body region 105 are formed in an SOI layer 103, an N-type emitter region 106 is formed in the body region 105, and an N-type buffer region 115 and a P-type collector region 116 are formed in the drift region 104.例文帳に追加

高耐圧半導体装置（横型ＩＧＢＴ）において、ＳＯＩ層１０３内にＮ型ドリフト領域１０４、Ｐ型ボディ領域１０５が形成され、ボディ領域内１０５内にＮ型エミッタ領域１０６、ドリフト領域１０４内にＮ型バッファ領域１１５とＰ型コレクタ領域１１６が形成される。 - 特許庁

The visible-light response type photocatalyst has a p-type organic semiconductor and a n-type organic semiconductor, wherein the photocatalyst consists of a three-layer structure in which the p-type organic semiconductor and the n-type organic semiconductor are laminated on an adsorption material layer in this order.例文帳に追加

ｐ型有機半導体とｎ型有機半導体と吸着材とを含有する可視光応答型光触媒であり、具体的には、吸着材層上に、ｐ型有機半導体層及びｎ型有機半導体層がこの順に積層した三層構造を有する可視光応答型光触媒に関する。 - 特許庁

A semiconductor device comprises a p-type semiconductor layer 12, an n-type source region 13, an insulator 23, an n-type semiconductor region 20, an n-type drain region 14, a p-type channel region 12a, a gate insulating film 15, a gate electrode 16, a source electrode 18, a drain electrode 19, and an electrode 21.例文帳に追加

半導体装置は、ｐ形半導体層１２と、ｎ形のソース領域１３と、絶縁体２３と、ｎ形半導体領域２０と、ｎ形のドレイン領域１４と、ｐ形のチャネル領域１２ａと、ゲート絶縁膜１５と、ゲート電極１６と、ソース電極１８と、ドレイン電極１９と、電極２１とを備える。 - 特許庁

The semiconductor device 1 has a p-type well region 3, an n-type drift region 4, a plurality of n^+-type source regions 5, and an n^+-type drain region 6 that are formed on a p-type substrate.例文帳に追加

ｐ型基板に、ｐ型ウェル領域３、ｎ型ドリフト領域４、複数のｎ^+型ソース領域５およびｎ^+型ドレイン領域６が形成された半導体装置１を、ｎ^+型ドレイン領域６と各ｎ^+型ソース領域５との間に形成されるチャネルがｎ^+型ドレイン領域６の周囲に略楕円状に配置されるような構造とする。 - 特許庁

In the nitride semiconductor element comprising an active layer between an n type nitride semiconductor and a p type nitride semiconductor, the n type nitride semiconductor has an n type multilayer film layer obtained by laminating an n type contact layer made of an AlgGa1-gN (0≤g≤0.2), a GaN layer and an InpGa1-pN (0<p<1) layer.例文帳に追加

ｎ型窒化物半導体とｐ型窒化物半導体との間に、活性層を有する窒化物半導体素子において、ｎ型窒化物半導体は、ＡｌｇＧａ１−ｇＮ（０≦ｇ≦０．２）からなるｎ型コンタクト層と、ＧａＮ層とＩｎ_pＧａ_1-pＮ（０＜ｐ＜１）層とが積層されてなるｎ型多層膜層とを含む。 - 特許庁

To obtain high yield in a self-oscillating type nitride semiconductor laser element, wherein a substrate is overlaid with an n-type clad layer, an active layer and a p-type clad layer, the p-type clad layer is provided with a stripe part protruding upward, and n-type current-constriction layers are formed on both sides of the stripe part, respectively.例文帳に追加

基板１上に、ｎ型クラッド層３、活性層４、及びｐ型クラッド層５が形成され、ｐ型クラッド層５は上向きに突出するストライプ部53を具え、該ストライプ部53の両側にｎ型電流狭窄層６、６を形成している自励発振型の窒化物半導体レーザ素子において、従来よりも高い歩留まりを実現する。 - 特許庁

In a power transistor composed by arranging a plurality of vertical type PNP transistors on a P type silicon substrate 1, one or a plurality of electrodes parts a of N+ type embedded layer 2 for separating the collector of the plurality of vertical type PNP transistors from the P type silicon substrate 1 are provided in an active region of the power transistor.例文帳に追加

Ｐ型シリコン基板１上に縦型ＰＮＰトランジスタを複数並べて構成されたパワートランジスタにおいて、前記Ｐ型シリコン基板１と前記複数の縦型ＰＮＰトランジスタのコレクタを分離するためのＮ+型埋込層２の電極部aをパワートランジスタの能動領域内に1箇所または複数有する。 - 特許庁

Related to a valid imaging region 100A, an N- type impurity region 132 is formed on a P- type well layer 130 provided at the deep layer of an N- type Si substrate 110, over which an N- type photoelectric conversion region 134 and a P+ type impurity region 136 which constitute a photodiode 112 are formed.例文帳に追加

有効撮像領域１００Ａでは、Ｎ型Ｓｉ基板１１０の深層に設けたＰ型ウエル層１３０の上にＮ−型不純物領域１３２を形成し、その上にフォトダイオード部１１２を構成するＮ型光電変換領域１３４とＰ＋型不純物領域１３６を形成する。 - 特許庁

A semiconductor device 1 comprises a photo diode 2 consisting of a high-concentration N-type silicon substrate 5, a first low-concentration N-type epitaxial layer 6, a second low-concentration N-type epitaxial layer 7 and a P-type anode unloading region 8, and a semiconductor integrated circuit formed on a P-type well region 9 in the layer 6.例文帳に追加

半導体装置１を、高濃度Ｎ型シリコン基板５、第１低濃度Ｎ型エピタキシャル層６、第２低濃度Ｎ型エピタキシャル層７およびＰ型アノード取り出し領域８から成るフォトダイオード２と、第１低濃度Ｎ型エピタキシャル層６のＰ型ウェル領域９に形成した半導体集積回路とから構成する。 - 特許庁

Dopants, for example an n-type dopant like Ga which is an element of group III and p-type dopant like N which is an element of group V, are doped on a ZnO crystal layer, wherein the n-type dopant is more than the p-type dopant and the n-type dopant is dorped at the impurity concentration of 1×1018 cm-3 or higher.例文帳に追加

ＺｎＯ結晶層にドーパントとして、たとえばＧａのようなIII族元素などのｎ型ドーパントと、たとえばＮのようなＶ族元素などのｐ型ドーパントとがドーピングされ、そのｎ型ドーパントがｐ型ドーパントより多く、かつ、ｎ型ドーパントが１×１０^18ｃｍ^-3以上の不純物濃度にドーピングされている。 - 特許庁

In an oxide semiconductor light emitting element which is formed by laminating at least an n-type clad layer constituted of a ZnO semiconductor, an active layer, a p-type clad layer and a p-type contact layer one by one on a substrate, an In-doped n-type ZnO semiconductor layer is formed between the substrate and the n-type clad layer.例文帳に追加

基板上に少なくとも、ＺｎＯ系半導体で構成されたｎ型クラッド層、活性層、ｐ型クラッド層、ｐ型コンタクト層が順次積層されて成る酸化物半導体発光素子において、前記基板と前記ｎ型クラッド層の間にＩｎをドープしたｎ型ＺｎＯ系半導体層を形成する。 - 特許庁

A p^+-type base region 108, n^+-type emitter region 109, a gate insulating film 110, a gate electrode film 111, an interlayer insulating film 112, p^+-type collector layer 113, and an emitter electrode film 114, are formed on an implanted substrate 102 on which n^--type drift layer 106 and n^+-type buffer layer 107 are formed.例文帳に追加

Ｎ^−型ドリフト層１０６及びＮ^＋型バッファ層１０７を形成した注入基板１０２に、Ｐ^＋型ベース領域１０８及びＮ^＋型エミッタ領域１０９、ゲート絶縁膜１１０、ゲート電極膜１１１、層間絶縁膜１１２、Ｐ^＋型コレクタ層１１３、エミッタ電極膜１１４を形成する。 - 特許庁

Curved parts 111, 112 are provided on a core 103 part which constructs a rib type waveguide composed of a semiconductor and pairs of a p-type semiconductor region (a p-type carrier supplying part) 105a, 105b and an n-type semiconductor region (an n-type carrier supplying part) 106a, 106b are provided on the curved parts 111, 112.例文帳に追加

半導体から構成されたリブ型導波路を構成しているコア１０３一部に曲部１１１，１１２を設け、曲部１１１，１１２において、ｐ形半導体領域（ｐ形キャリア供給部）１０５ａ，１１５ｂとｎ形半導体領域（ｎ形キャリア供給部）１０６ａ，１０６ｂの対を設ける。 - 特許庁

Next, an N-type well 14 is formed in the region just under the STI 12 in the N-type well resistance element forming region, and a donor diffusing region 20 is also formed in a P-type MOS transistor forming region by doping the donor in the N-type well resistance element forming region and the P-type MOS transistor forming region.例文帳に追加

次に、Ｎウェル抵抗素子形成領域及びＰ型ＭＯＳトランジスタ形成領域に対してドナーを注入して、Ｎウェル抵抗素子形成領域におけるＳＴＩ１２の直下域にＮ型ウェル１４を形成すると共に、Ｐ型ＭＯＳトランジスタ形成領域にドナー拡散領域２０を形成する。 - 特許庁

When forming a sensor region by n-type ion implantation onto a silicon substrate and then providing an HAD structure by p-type ion implantation onto a surface of the sensor region, the step of p-type ion implantation is divided into multiple times and before or after sidewall formation of a transfer gate electrode, a p-type ion is implanted into the gate electrode by self-alignment with an approximately half concentration.例文帳に追加

シリコン基板にｎ型イオン注入でセンサ領域を形成後、センサ領域の表面にｐ型イオンを注入してＨＡＤ化を行う際に、ｐ型のイオン注入の工程を複数回に分け、転送ゲート電極のサイドウォール形成前後に、それぞれ約半分程度の濃度でｐ型イオンをゲート電極にセルフアラインで注入する。 - 特許庁