「P- type」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

The first P-type semiconductor region P1, the first N-type semiconductor region N1, the second P-type semiconductor region P2, and the second N-type semiconductor region N2 are disposed in order from the side of one main surface 2 of the semiconductor substrate 1 to the other main surface 3.例文帳に追加

半導体基体１の一方の主面２側から他方の主面３に向って第１のＰ型半導体領域Ｐ1、第１のＮ型半導体領域Ｎ1、第２のＰ型半導体領域Ｐ2、第２のＮ型半導体領域Ｎ２が順次に配置されている。 - 特許庁

To provide a structure wherein a depletion layer traverses an n-type layer piercing a p-type layer during an off period in an n-channel vertical group III nitride semiconductor device including an n-type group III nitride semiconductor layer piercing the p-type layer.例文帳に追加

ｐ型層を貫通するｎ型のIII族窒化物半導体層を備えているｎチャネル型の縦型のIII族窒化物半導体装置であって、オフ時にはｐ型層を貫通するｎ型層を空乏層が横断する構造と、その構造を製造する方法を提供する。 - 特許庁

The p-type drain diffusion layer 11d and n-type drain diffusion layer 12d of the first CMOS inverter 10 are electrically connected and a p-type drain diffusion layer 21d and an n-type drain diffusion layer 22d of a second CMOS inverter 20 are electrically connected.例文帳に追加

第１のＣＭＯＳインバータ１０のｐ型ドレイン拡散層１１ｄとｎ型ドレイン拡散層１２ｄとは電気的に接続され、第２のＣＭＯＳインバータ２０のｐ型ドレイン拡散層２１ｄとｎ型ドレイン拡散層２２ｄとは電気的に接続されている。 - 特許庁

By using a mask having such a mask pattern 7, the distances between a P type gate layer 4 and the central section 3a and the end section 3b of the N type emitter layer 3 are respectively controlled, and the P type gate layer 4 can be formed around the N type emitter layer 3.例文帳に追加

前記マスクパターン部７を有するマスクを用いることにより、Ｎ型エミッタ層３の中央部３ａおよび端部３ｂとＰ型ゲート層４との間の距離をそれぞれ制御して、Ｎ型エミッタ層３の周囲にＰ型ゲート層４を形成することができる。 - 特許庁

An i-type amorphous silicon layer 2 and a p-type amorphous silicon layer 3 are formed on the light-receiving surface of an n-type single-crystal silicon board 1, and a transparent conductive film 4 is formed on the p-type amorphous silicon layer 3, thus constituting a photoelectric converter 101.例文帳に追加

ｎ型単結晶シリコン基板１の受光面上にｉ型非晶質シリコン層２およびｐ型非晶質シリコン層３が形成され、ｐ型非晶質シリコン層３上に透明導電膜４が形成されて、光電変換部１０１が構成される。 - 特許庁

This nitride semiconductor laser device is provided with n-type nitride semiconductor layers 102-105 and p-type nitride semiconductor layers 107-110 formed on a substrate 100, and a light emitting layer 106 interposed between the n-type layers 102-105 and p-type layers 107-110.例文帳に追加

窒化物半導体レーザ素子は、基板１００上に形成された窒化物半導体からなるｎ型層１０２〜１０５およびｐ型層１０７〜１１０と、ｎ型層１０２〜１０５とｐ型層１０７〜１１０との間に配置された発光層１０６とを備える。 - 特許庁

A thermoelectric element comprises P type elements 3 made of a P type thermoelectric material, N type elements 4 made of an N type thermoelectric material, and two substrates 2 having metal electrodes 5 which can form pairs of PN junction by bonding these different kinds of element 3, 4 in pair.例文帳に追加

Ｐ型熱電材料からなるＰ型エレメント３と、Ｎ型熱電材料からなるＮ型エレメント４と、これら異種エレメント３、４を一対ずつ接合してＰＮ接合対を形成可能な金属電極５を有する２枚の基板２等、から構成されている。 - 特許庁

The semiconductor light emitting element has a laminate structure including n-type semiconductor layers 102 and 103, p-type semiconductor layers 110 and 111, and an active layer 105 interposed between those n-type semiconductor layers 102 and 103 and p-type semiconductor layers 110 and 111.例文帳に追加

半導体発光素子は、ｎ型半導体層１０２，１０３と、ｐ型半導体層１１０，１１１と、これらｎ型半導体層１０２，１０３とｐ型半導体層１１０，１１１との間に介在する活性層１０５とを含む積層構造を有する。 - 特許庁

To provide a method of manufacturing an organic photoelectric conversion element, in which materials are not wasted and carrier path formation effective in providing concentration gradients of a p-type semiconductor and an n-type semiconductor of a photoelectric conversion layer and in making micro p-type/n-type layer separation can be controlled.例文帳に追加

製造方法として、材料の無駄を発生せず、光電変換層のｐ型半導体、ｎ型半導体の濃度勾配を設けたり、ｐ型、ｎ型がミクロ的に層分離する際に有効なキャリアパス形成のコントロールし得る製造方法を提供する。 - 特許庁

An n--type drift layer and a p-type base region are laminated on an n+-type silicon carbide substrate, an n+-type source region is formed in a prescribed area in a surface layer part within a base region, and a gate trench is formed by a trench groove reaching the drift layer.例文帳に追加

本発明は、n+型炭化珪素基板上に、n-型ドリフト層とp型ベース領域を積層すると共に、ベース領域内の表層部における所定領域にn^+型ソース領域を形成し、かつ、前記ドリフト層に達するトレンチ溝によりゲートトレンチを形成する。 - 特許庁

An n-type oxide layer 2, a barrier layer 3, and a p-type oxide layer 4 are laminated in order on an insulated substrate 1 such as glass, a metal electrode 5 of double-layer structure is formed on the p-type oxide layer 4, and a metal electrode 6 is formed on the n-type oxide layer 2.例文帳に追加

ガラス等の絶縁性基板１上にｎ型酸化物層２、バリア層３、ｐ型酸化物層４が順に積層され、ｐ型酸化物層４上には２層構造の金属電極５が、ｎ型酸化物層２上には金属電極６が形成されている。 - 特許庁

A semiconductor device 50 is provided with an n-type MOS transistor, formed in a p-type well 14 formed into a p-type substrate 12, an n-type well 30 formed adjacent to the well 14, and first, and second protective elements 24 and 28 connected to a gate electrode 20.例文帳に追加

本半導体装置５０は、ｐ型基板１２上のｐウエル１４内に形成されたｎＭＯＳトランジスタ１０と、ｐウエルに隣接して形成されたｎウエル３０と、ゲート電極２０に接続された第１の保護素子２４と第２の保護素子２８とを備えている。 - 特許庁

The p-type thermoelectric element board 3 and the n-type thermoelectric element board 4 are made by bonding a plurality of roughly bar-shaped p-type thermoelectric element members 6 and n-type thermoelectric element members 7 to the surface of insulating substrates 5 so that they may be parallel with each other.例文帳に追加

略棒状のＰ型の熱電素子部材６及びＮ型の熱電素子部材７を、複数本のものがそれぞれ平行となるよう絶縁性基板５の表面に接着してＰ型熱電素子基板３及びＮ型熱電素子基板４を形成する。 - 特許庁

A MOS thyristor 100 comprises a p+ type anode layer (first semiconductor layer) 10, an n- type base region (second semiconductor layer) 14, a p+ type base region (third semiconductor layer) 16, and an n+ type impurity diffused layer (fourth semiconductor layer) 18 functioning as a source region.例文帳に追加

ＭＯＳサイリスタ１００は、ｐ^+型アノード層（第１半導体層）１０、ｎ^-型ベース領域（第２半導体層）１４、ｐ^-型ベース領域（第３半導体層）１６、およびソース領域として機能するｎ^+型不純物拡散層（第４半導体層）１８を有する。 - 特許庁

In an internal circuit 412, a P-type body region is formed on a drain region 121, an N-type source region is formed on a P-type body region, and a second gate electrode 331 is formed between the drain region 121 and the N-type source region.例文帳に追加

内部回路４１２においては、ドレイン領域１２１にＰ型のボディ領域が形成され、Ｐ型のボディ領域にＮ型のソース領域が形成され、ドレイン領域１２１とＮ型のソース領域との間に第２のゲート電極３３１が形成される。 - 特許庁

In such a case, to balance both characteristics, a channel length L1 of the P-channel type TFT is made longer than a channel length L2 of the N-channel type TFT, and a channel width W1 of the P-channel type TFT is made wider than a channel width W2 of the N-channel type TFT.例文帳に追加

この際、両者の特性を均衡させるために、Ｐチャネル型ＴＦＴのチャネル長Ｌ１を、Ｎチャネル型ＴＦＴのチャネル長Ｌ２よりも長くし、Ｐチャネル型ＴＦＴのチャネル幅Ｗ１を、Ｎチャネル型ＴＦＴのチャネル幅Ｗ２よりも広くする。 - 特許庁

An electrode plate for connecting the p-type semiconductor element and the n-type semiconductor element alternately in series is interposed between the heat exchange substrates 1, 2 and the cascade semiconductor element, and between the p-type semiconductor element and the n-type semiconductor element of the cascade semiconductor element.例文帳に追加

熱交換基板１，２とカスケード半導体素子との間、カスケード半導体素子のＰ型半導体素子及びＮ型半導体素子との間には、Ｐ型半導体素子及びＮ型半導体素子を交互に直列接続する電極板が介在している。 - 特許庁

The light emitting diode is constituted of a substrate, an n-type semiconductor layer formed on the substrate, an active layer formed on the n-type semiconductor layer, a p-type clad layer formed on the active layer, and a hydrogen occlusion layer formed on the p-type clad layer.例文帳に追加

発光ダイオードは、基板と、基板上に形成されるｎ型半導体層と、ｎ型半導体層上に形成される活性層と、活性層上に形成されるｐ型クラッド層と、ｐ型クラッド層上に形成される水素吸蔵層とから構成される。 - 特許庁

This nitride semiconductor light emitting element is equipped with an n-type layer 102 and p-type layers 104 and 105 made of nitride semiconductors formed on a GaN substrate 100, and a light emission layer 103 arranged between the n-type layer 102 and p-type layer 104.例文帳に追加

窒化物半導体発光素子は、ＧａＮ基板１００上に形成された窒化物半導体からなるｎ型層１０２ならびにｐ型層１０４および１０５と、ｎ型層１０２とｐ型層１０４との間に配置された発光層１０３とを備える。 - 特許庁

Then, after a p-type InP block layer 7 and an n-type InP block layer 8 are formed on both the sides of a ridge 6, the n-type InP block layer 8 formed on the (111) B surface of the p-type InP block layer 7 is removed by a second dry etching process.例文帳に追加

次に、リッジ部６の両側に、ｐ型ＩｎＰブロック層７およびｎ型ＩｎＰブロック層８を形成した後、ｐ型ＩｎＰブロック層７の（１１１）Ｂ面の上に形成されたｎ型ＩｎＰブロック層８を第２のドライエッチングによって除去する。 - 特許庁

The nitride semiconductor laser element which has an n-type layer, an active layer, and a p-type layer formed on a substrate is provided with a current stricture layer on the n-type layer side, and the current stricture layer is formed of p- or i-type AlxGa1-xN (0≤x≤1).例文帳に追加

基板上に形成されたｎ型層、活性層及びｐ型層を有する窒化物半導体レーザ素子において、ｎ型層側に電流狭窄層を設け、該電流狭窄層をｐ型又はｉ型のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）とした。 - 特許庁

The thermoelectric module 1 is formed by laminating an N type thermoelectric thin film layer 3, an insulating thin film layer 5 and a P type thermoelectric thin film layer 7 successively, and also the N type thermoelectric thin film layer 3 is series-connected to the P type thermoelectric thin film layer 7 by an electrode thin film layer 9.例文帳に追加

熱電モジュール１は、Ｎ型熱電薄膜層３、絶縁薄膜層５、Ｐ型熱電薄膜層７が順次積層されるとともに、Ｎ型熱電薄膜層３とＰ型熱電薄膜７とが、電極薄膜層９により直列に接続されたものである。 - 特許庁

A portion 18A of the p-type semiconductor region 14A, which is opposed to the n-type semiconductor region 14B, and a portion 18B of the n-type semiconductor region 14B, which is opposed to the p-type semiconductor region 14A, are formed in recessed and projecting shapes alternately.例文帳に追加

ｐ型半導体領域１４Ａのうちｎ型半導体領域１４Ｂとの対向部分１８Ａおよびｎ型半導体領域１４Ｂのうちｐ型半導体領域１４Ａとの対向部分１８Ｂの双方が互い違いに凹凸形状となっている。 - 特許庁

Other contact holes are opened in the insulation layer 9 on the P^+-type diffusion layer 7 and the N^+-type diffusion layer 8, respectively, and a wiring layer 11 (an anode electrode) connecting the P^+-type diffusion layer 7 and the N^+-type diffusion layer 8 is formed through the respective other contact holes.例文帳に追加

Ｐ＋型の拡散層７及びＮ＋型の拡散層８上の絶縁膜９には、それぞれコンタクトホールが開口され、各コンタクトホールを通して、Ｐ＋型の拡散層７とＮ＋型の拡散層８とを接続する配線１１（アノード電極）が形成されている。 - 特許庁

A plurality of sets in which a plurality of P type transistors are provided in series are connected together in parallel in the P type semiconductor area, and a plurality of sets in which a plurality of N type transistors are provided in series are connected together in parallel in the N type semiconductor area.例文帳に追加

Ｐ型の半導体領域には、複数のＰ型のトランジスタが直列に設けられた組が複数並列に接続されており、Ｎ型の半導体領域には、複数のＮ型のトランジスタが直列に設けられた組が複数並列に接続される。 - 特許庁

A p-type SiGe alloy layer 6a and a p-type silicon film 7a of a protruding cross-sectional shape are formed on the active region of an n-type collector layer 2, wherein an n-type emitter diffused layer 13 which functions as an emitter layer, is formed inside the upper part of the silicon film 7a.例文帳に追加

ｎ型のコレクタ層２の活性領域上にｐ型のＳｉＧｅ合金層６ａと断面凸状のｐ型のシリコン膜７ａとが形成され、シリコン膜７ａ内の上部にはエミッタ層として機能するｎ型のエミッタ拡散層１３が形成されている。 - 特許庁

The surfaces of an n-type region 5 consisting of the n-type semiconductor 2 and a p-type region 7 consisting of the p-type semiconductor are polished into flat surfaces, and then a thermal oxide film 9 serving as a field oxide film is formed to complete a surface side element structure 10 of a MOSFET.例文帳に追加

ｎ型半導体２よりなるｎ型領域５およびｐ型半導体よりなるｐ型領域７の表面を研磨して平坦にした後、フィールド酸化膜となる熱酸化膜９を形成し、ＭＯＳＦＥＴの表面側の素子構造１０を形成する。 - 特許庁

P-type and n-type thermoelectric materials of a specified thickness are cut into rods, and the rod members of n-type and p-type thermoelectric materials are bonded such that they are arranged alternately in parallel with each other with a spacer being inserted inbetween, thus forming a bonded body.例文帳に追加

所定の厚さのｐ型及びｎ型の熱電材料を夫々棒状に切断し、このｎ型熱電材料の棒材とｐ型熱電材料の棒材とをその間にスペーサ挿入して交互に平行に配置されるよう貼り合わせた接合体を形成する。 - 特許庁

To provide an organic zinc oxide film whereby a transparent p-type conductive film and an n-type conductive film of low resistance can be formed of one film by a simple and inexpensive method, and a method of forming the p-type conductive film and the n-type conductive film.例文帳に追加

容易かつ安価な方法で、一つの膜から透明かつ抵抗値の低いｐ型導電膜およびｎ型導電膜を作り分けることができる有機酸化亜鉛膜、ならびに該ｐ型導電膜および該ｎ型導電膜の形成方法の提供。 - 特許庁

A VCSEL 20 is constituted by stacking a semiconductor layer, including an n-type buffer layer 104, an n-type lower DBR 106, an active region 108, a current constriction layer 110, a p-type upper DBR 112, and a p-type GaAs contact layer 114 on a substrate 102.例文帳に追加

ＶＣＳＥＬ２０は、基板１０２上に、ｎ型のバッファ層１０４、ｎ型の下部ＤＢＲ１０６、活性領域１０８、電流狭窄層１１０、ｐ型の上部ＤＢＲ１１２、ｐ型のＧａＡｓコンタクト層１１４を含む半導体層を積層する。 - 特許庁

An n-type AlGaInP first clad layer 104, an undoped GaInP/AlGaInP multiple quantum well active layer 105, a p-type AlGaInP second clad layer 106 and a p-type GaAs cap layer 108 are arranged in this order from an n-type GaAs substrate 101 upward.例文帳に追加

ｎ型ＧａＡｓ基板１０１から上方に向かって、ｎ型ＡｌＧａＩｎＰ第１クラッド層１０４、アンドープＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸活性層１０５、ｐ型ＡｌＧａＩｎＰ第２クラッド層１０６およびｐ型ＧａＡｓキャップ層１０８がこの順で配置されている。 - 特許庁

There is provided a semiconductor layer 20, which is formed of an n-type clad layer 21, an active layer 22, a p-type clad layer 23 that includes a stripe shaped embedded ridge portion 28, an n-type buffer layer 24, a p-type contact layer 25, an etching stop layer 26, and a gap layer 27, laminated in this order.例文帳に追加

ｎ型クラッド層２１、活性層２２、ならびにストライプ状の埋込リッジ部２８を含むｐ型クラッド層２３、ｎ型バッファ層２４、ｐ側コンタクト層２５、エッチングストップ層２６およびキャップ層２７をこの順に積層してなる半導体層２０を備える。 - 特許庁

A semiconductor light-emitting element includes an n-type semiconductor layer containing a nitride semiconductor, a p-type semiconductor layer containing the nitride semiconductor, and a light-emitting part provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

実施形態によれば、窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、前記ｎ形半導体層と前記ｐ形半導体層との間に設けられた発光部と、を備えた半導体発光素子が提供される。 - 特許庁

An n-type semiconductor layer 2 is provided on the surface of a p^+-type semiconductor substrate 1 by, for example, epitaxial growth, and a first diffused layer 3 and a second diffused layer 4 of p-type are provided at a specified interval at the surface of the n-type semiconductor layer 2.例文帳に追加

ｐ^＋形半導体基板１の表面にｎ^−形半導体層２が、たとえばエピタキシャル成長により設けられ、そのｎ形半導体層２表面に所定間隔でｐ形の第１拡散領域３および第２拡散領域４が設けられている。 - 特許庁

The IGBT has an n-type emitter region, a p-type body region, an n-type drift region, a p-type collector region, and a gate electrode opposed to the body region, within a range wherein the emitter region and drift region are isolated, with an insulating film interposed.例文帳に追加

ＩＧＢＴは、ｎ型のエミッタ領域と、ｐ型のボディ領域と、ｎ型のドリフト領域と、ｐ型のコレクタ領域と、エミッタ領域とドリフト領域を分離している範囲のボディ領域に絶縁膜を介して対向しているゲート電極を有している。 - 特許庁

A n^--type SiC layer 2 and a p^+-type SiC layer 3 are formed sequentially on a n^+-type SiC substrate 1 whose main surface has an off angle θ, a guard ring 6 is formed around the device and a plurality of ohmic electrodes 4a are provided on the p^+-type SiC layer 3.例文帳に追加

主面がオフ角θを有するｎ^+型ＳｉＣ基板１上に、ｎ^-型ＳｉＣ層２、ｐ^+型ＳｉＣ層３が順次形成され、素子周辺にガードリング６が形成されると共に、ｐ^+型ＳｉＣ層３上に、複数のオーミック電極４ａが設けられている。 - 特許庁

A ZnO thin film (an n-type contact layer 6, an n-type clad layer 7, an active layer 8, a p-type clad layer 9, and a p-type contact layer 10) whose main component is ZnO is successively deposited on the zinc polar plane 1a of the ZnO substrate 1 through an ECR sputtering method or the like.例文帳に追加

ＺｎＯ基板１の亜鉛極性面１ａ上にＺｎＯを主成分とするＺｎＯ系薄膜（ｎ形コンタクト層６、ｎ形クラッド層７、活性層８、ｐ形クラッド層９、ｐ形コンタクト層１０）をＥＣＲスパッタ法等で順次成膜する。 - 特許庁

To crystal-grow an n- or i-type group III nitride semiconductor on the surface of a p-type group III nitride semiconductor, and to expose the surface of the p-type group III nitride semiconductor without etching a part of the n- or i-type group III nitride semiconductor.例文帳に追加

ｐ型のIII族窒化物半導体の表面に、ｎ型またはｉ型のIII族窒化物半導体を結晶成長するとともに、ｎ型またはｉ型のIII族窒化物半導体の一部をエッチングしないでｐ型のIII族窒化物半導体の表面を露出させる - 特許庁

In a trench MOS gate structure, at the side wall of a trench (T) held there between an n-type base layer (1) and an n-type source region (3), a p-type channel layer (12) whose density is higher than a p-type base layer (2) having flat density distribution to the depth wise direction of the trench is formed.例文帳に追加

トレンチＭＯＳゲート構造において、ｎ型ベース層（１）とｎ型ソース領域（３）に挟まれたトレンチ（Ｔ）側壁部に、ｐ型ベース層（２）よりも濃度が高く、トレンチの深さ方向に対してフラットな濃度分布を持つｐ型チャネル層（１２）を形成する。 - 特許庁

The self oscillation type or a high power semiconductor laser including an n-type clad layer (308, 302), an active layer (309, 303), and a p-type clad layer (310, 304) on an n-type GaN substrate (301), comprises AlGaInN based compound, wherein the carrier concentration of the GaN substrate is not higher than 2×10^18 cm^-3.例文帳に追加

n型のGaN基板（３０１）上にn型クラッド層（３０８、３０２）と活性層（３０９、３０３）とp型クラッド層（３１０、３０４）を含む自励発振型又は高出力半導体レーザであって、GaN基板のキャリア濃度が2×10^18cm^-3以下であり、AlGaInN系化合物から成る。 - 特許庁

Consequently, the first P type well region 170 is formed in the vicinity of 4-12 μm depth.例文帳に追加

これにより、深さ４μｍ〜１２μｍ付近に第１Ｐ型ウエル領域１７０を形成する。 - 特許庁

The pair of elements DR are formed on the primary surface above the p-type regions.例文帳に追加

１対の注入元素子ＤＲは、ｐ型領域上であって主表面に形成される。 - 特許庁

To provide a P-type MOSFET structure having strained silicon, and to provide its manufacturing method.例文帳に追加

歪みシリコンをもつＰ型ＭＯＳＦＥＴの構造及びこれを製造する方法を提供する。 - 特許庁

A reflector is formed on the surface of the p-type region on the opposite side of the active region.例文帳に追加

反射体は、活性領域と反対側のｐ型領域の表面上に形成される。 - 特許庁

In the extraction region, a P-type layer 11 is provided on an N^- drift layer 1.例文帳に追加

抜き取り領域において、Ｎ^−型ドリフト層１上にＰ型層１１が設けられている。 - 特許庁