「P- type」に関連した英語例文の一覧と使い方(52ページ目) - Weblio英語例文検索

Also, the heating and cooling means 3 are electrothermal converting elements obtained by making P-type Peltier elements and N-type Peltier elements as pairs and are arranged at the positions opposing to the reaction cells 2 in the lattice shape.例文帳に追加

また、加熱・冷却手段３は、P型ペルチェ素子およびN型ペルチェ素子を1対とする電—熱変換素子とし、これを反応セル２に対向する位置に格子状に配置したものである。 - 特許庁

To provide a GaN compound semiconductor element which is superior in an electrostatic breakdown voltage characteristics and has low-forward voltage, using a p-type GaN semiconductor layer to which p-type impurity has been doped.例文帳に追加

ｐ型不純物が添加されたｐ型ＧａＮ系半導体層を利用して、静電耐圧特性に優れ、且つ順方向電圧の低いＧａＮ系化合物半導体素子を提供する。 - 特許庁

To provide a semiconductor device having an electrode coming into excellent ohmic contact with both a p-type region and an n-type region exposed on a surface of an Si semiconductor layer.例文帳に追加

Ｓｉ半導体層の表面に露出しているp型領域とn型領域の両者と良好なオーミック接触をする電極を備えている半導体装置を提供する。 - 特許庁

The p-type well region W20 contains a first drive transistor Q3 and a second drive transistor Q4, and a first well contact region 16d for the p-type well region W20.例文帳に追加

ｐ型ウエル領域Ｗ２０は、第１駆動トランジスタＱ３および第２駆動トランジスタＱ４と、ｐ型ウエル領域Ｗ２０のための第１ウエルコンタクト領域１６ｄとを含む。 - 特許庁

At the low layer part of a p-type well layer 5, heavily doped p^+ type region 11 is provided at a position deeper than a trench 3 (element isolation part and so as to connect a contact region 10 from a transistor part.例文帳に追加

ｐ型ウェル層５の下層部において、トレンチ３（素子分離部）よりも深い位置で、かつ、トランジスタ部からコンタクト領域１０を繋ぐように高濃度のｐ^+型領域１１を備える。 - 特許庁

The group III nitride-based compound semiconductor element 100 is constituted so that an intermediate layer 108 is formed between a p-type AlGaN layer 107 to which an acceptor impurity is added and a p-type GaN layer 109.例文帳に追加

III族窒化物系化合物半導体素子１００のアクセプタ不純物の添加されたｐ−ＡｌＧａＮ層１０７とｐ−ＧａＮ層１０９の間に中間層１０８を設ける。 - 特許庁

A p-type MOS transistor 22a and a p-type MOS transistor 22b are constituted so that the rate of the channel length to the width can be the same, and drain currents approximating to the same gate voltage are allowed to run.例文帳に追加

ｐ型ＭＯＳトランジスタ２２ａおよびｐ型ＭＯＳトランジスタ２２ｂはチャンネル長と幅の比が同一のトランジスタであり、同一のゲート電圧に対して近似したドレイン電流を流す。 - 特許庁

Thus, a separation width between a p-type embedding area 29 and a p-type epitaxial layer 22 of photodiode can be taken widely, so that separation property is improved without increasing the concentration of the n-wells.例文帳に追加

これにより、フォトダイオードのｐ型埋め込み領域２９とｐ型エピタキシャル層２２との分離幅を十分大きくとれ、ｎウェルの濃度を増やすことなく分離特性が改善する。 - 特許庁

A p-type GaAs contact layer 108 is arranged so that the layer 8 does not include the position which is spaced by the length of 1/4 (odd multiple of 1/4) of a laser light wavelength from the surface of a p-type DBR 106.例文帳に追加

ｐ型ＧａＡｓコンタクト層１０８は、ｐ型ＤＢＲ１０６の表面から数えて、レーザ光波長の１／４（１／４の奇数倍）の位置が含まれないように配置されている。 - 特許庁

The impedance of p-type MOS transistors 105, 106 is changed so that each voltage at nodes N1, N2 is nearly a constant voltage (voltage V1 + threshold Vth of the p-type MOS transistors).例文帳に追加

ノードＮ１，Ｎ２の電圧がほぼ一定の電圧（電圧Ｖ１＋ｐ型ＭＯＳトランジスタのしきい値Ｖｔｈ）となるようにｐ型ＭＯＳトランジスタ１０５，１０６のインピーダンスが変化する。 - 特許庁

A base region BA of the bipolar transistor BT has a p-type impurity density higher than the n-type impurity density of the n-channel forming region NC of the p-MOS transistor PT.例文帳に追加

バイポーラトランジスタＢＴのベース領域ＢＡは、ｐＭＯＳトランジスタＰＴのｎ^-チャネル形成領域ＮＣのｎ型の不純物濃度よりも高いｐ型の不純物濃度を有している。 - 特許庁

The p^+-type region 171 and the n^+-type region 172 are adjacent to each other at a separate distance d1 in the vicinity in a boundary between the n^-well region 121 and the p^-well region 122.例文帳に追加

Ｎ^−well領域１２１及びＰ^−well領域１２２の境界、その近傍において、離間距離ｄ１をもってＰ^＋領域１７１とＮ^＋領域１７２が隣り合っている。 - 特許庁

A small-band gap region 18, made of a band gap material smaller than a p-type body region 14, is formed in the p-type body region 14 so that the small-band gap region 18 is contacted with a source electrode 26.例文帳に追加

ｐ型ボディ領域１４にｐ型ボディ領域１４よりバンドギャップが小さい材料からなる小バンドギャップ領域１８をソース電極２６に接するように形成する。 - 特許庁

The n^+-type active region 1 of an n-channel MOS transistor and a p^+-type active region 2 of a p-channel MOS transistor are formed on a semiconductor substrate by ion implanting, etc.例文帳に追加

半導体基板上にｎチャネルＭＯＳトランジスタのＮ＋活性領域１とｐチャネルＭＯＳトランジスタのＰ＋活性領域２がイオン注入等により形成されている。 - 特許庁

A p-type extension diffusion layer 14 is formed under the lateral side of the gate electrode 12, and a p-type source-drain diffusion layer 15 is formed under the lateral side of the side wall 13.例文帳に追加

そして、ゲート電極１２の側方下にはＰ型エクステンション拡散層１４が形成され、サイドウォール１３の側方下にはＰ型ソース・ドレイン拡散層１５が形成されている。 - 特許庁

Subsequently, the P-type organic semiconductor layer 7 is formed on the whole surface and the resist 20 is dissolved in an alkaline developer solution and then the P-type organic semiconductor layer is patterned by means of lift off process.例文帳に追加

次いで、Ｐ型有機半導体層７が全面に形成された後、アルカリ現像液によってレジスト２０が溶解させられ、Ｐ型有機半導体層７がリフトオフによりパターン化される。 - 特許庁

The p-type GaN layer 12 is doped with p-type impurities, i.e., Mg (magnesium) and O (oxygen), by about 1×10^20 cm^-3 and 3×10^19 cm^-3, respectively.例文帳に追加

ここで、ｐ型ＧａＮ層１２は、ｐ型不純物のＭｇ（マグネシウム）とＯ（酸素）が、それぞれ、Ｍｇは１×１０^20ｃｍ^-3程度、Ｏ（酸素）は３×１０^19ｃｍ^-3程度ドーピングされている。 - 特許庁

The optical sensor 4 consists of a p+ region 22 and an n type region 24, and a p- region 26 (an overflow barrier) and an n type region 28 serving as a transfer path are formed under them.例文帳に追加

光センサー４はｐ＋領域２２およびｎ型領域２４から成り、その下にｐ−領域２６（オーバーフローバリア）と、転送路としてのｎ型領域２８が形成されている。 - 特許庁

To provide the crystal growth method of a p-type group III nitride semiconductor by which the activation rate of a p-type dopant can be improved and high carrier concentration exceeding 10^18 cm^-3 order be obtained.例文帳に追加

ｐ型ドーパントの活性化率を向上させ、１０^18ｃｍ^-3のオーダーを超える高キャリア濃度を得ることの可能なｐ型III族窒化物半導体の結晶成長方法を提供する。 - 特許庁

The process of forming the first semiconductor laser element section 10 includes a process of making the thickness of the p-type second cladding layer 16 smaller than that of the p-type second cladding layer 26.例文帳に追加

また、第１半導体レーザ素子部１０を形成する工程は、ｐ型第２クラッド層１６を、ｐ型第２クラッド層２６の厚みよりも小さい厚みに形成する工程を含んでいる。 - 特許庁

Then, a raw material gas and a carbon dopant are supplied to a growth furnace 10, and a p-type high-concentration semiconductor layer 21 for tunnel unction is grown on the p-type spacer semiconductor layer 19.例文帳に追加

次いで、原料ガス及び炭素ドーパントを成長炉１０に供給しトンネル接合のためのｐ型高濃度半導体層２１をｐ型スペーサ半導体層１９上に成長する。 - 特許庁

More specifically, a barrier metal 12a is arranged on the surface of the p-type region 4b so that the contact parts of the collector electrode 12 and the p-type region 4b come into Schottky contact reliably.例文帳に追加

具体的には、コレクタ電極１２とｐ型領域４ｂとの接触部位が確実にショットキー接触となるように、ｐ型領域４ｂの表面上にバリア金属１２ａを配置する。 - 特許庁

To obtain a sharp p type impurity profile with low resistance by increasing p type impurity concentration of a nitride semiconductor without increasing the doping quantity.例文帳に追加

窒化物半導体のｐ型不純物濃度をドーピング量を増大させることなく高めることにより低抵抗化を図ると共に急峻なｐ型不純物プロファイルを得られるようにする。 - 特許庁

A p-type SiGe mixed crystal layer 49a is formed in a groove 8 by epitaxial growth, and a p-type SiGe mixed crystal layer 49b is formed thereupon by epitaxial growth.例文帳に追加

溝８内にｐ型のＳｉＧｅ混晶層４９ａがエピタキシャル成長法により形成され、その上にｐ型のＳｉＧｅ混晶層４９ｂがエピタキシャル成長法により形成されている。 - 特許庁

After a gettering layer 21 is formed in a substrate 20 by implanting carbon ions into the substrate 20 and a p^+-type impurity layer 22 is formed on the layer 21, a p-type epitaxial layer 10 is formed on the substrate 20.例文帳に追加

基板２０に炭素をイオン注入することによりゲッタリング層２１を形成し、ｐ^+ 型不純物層２２を形成した後に、基板２０上にｐ型エピタキシャル層１０を形成する。 - 特許庁

To provide a method of manufacturing a p-type nitride semiconductor capable of activating p-type impurities while controlling the shortage of nitrogen, and to provide a method of manufacturing a semiconductor apparatus using it.例文帳に追加

窒素の抜けを抑制しつつｐ型不純物を活性化することができるｐ型窒化物半導体の製造方法、およびそれを用いた半導体素子の製造方法を提供する。 - 特許庁

After forming a nitride semiconductor 12 including p-type impurities, the p-type impurities are activated by heat treatment in atmosphere containing such a halogenated nitrogen gas as NF_3.例文帳に追加

ｐ型不純物を含む窒化物半導体１２を形成したのち、ＮＦ_3 などのハロゲン化窒素ガスを含有する雰囲気中において熱処理を行い、ｐ型不純物を活性化する。 - 特許庁

To provide a manufacturing method for a p-type 3-5 compound semiconductor wherein contact resistance between a compound semiconductor layer doped with a p-type dopant and an electrode metal is reduced.例文帳に追加

ｐ型ドーパントがドープされた化合物半導体層と電極金属との接触抵抗を低減せしめたｐ型３−５族化合物半導体の製造方法を提供する。 - 特許庁

To provide a technology for reducing a forward voltage drop across a diode having both p-type semiconductor regions and an n-type semiconductor region at a surface layer portion of a semiconductor layer.例文帳に追加

半導体層の表層部にp型半導体領域とn型半導体領域の両者を有するダイオードにおいて、ダイオードの順方向電圧降下を低減化する技術を提供する。 - 特許庁

A p+-type polysilicon film 7 for base electrode for a vertical bipolar transistor is selectively formed thereon, and openings 101 and 102 made of p+-type polysilicon film 7 for base electrode are formed thereon.例文帳に追加

これらの上には縦型バイポーラ・トランジスタのベース電極用ｐ^+ 型ポリシリコン膜７が選択的に形成され、ベース電極用ｐ^+ 型ポリシリコン膜７からなる開口１０１，１０２がある。 - 特許庁

Then, a p-type Si monocrystal substrate 14 is coated with conductive resin and stuck to the p-type CdTe monocrystal layer 12 on the CdTe monocrystal wafer to harden it.例文帳に追加

次にｐ型Ｓｉ単結晶基板１４に導電性樹脂をコートし、前記ＣｄＴｅ単結晶ウェーハ上のｐ型ＣｄＴｅ単結晶層１２と貼り合わせて硬化する。 - 特許庁

While Mg is used as a p-type impurity in the p-type nitride semiconductor layer in the nitride semiconductor crystal layer 2, (TMAl)_2DMMg is used as the dopant material for Mg.例文帳に追加

窒化物半導体結晶２中のｐ型窒化物半導体層のｐ型不純物にはＭｇを用いるが、そのＭｇのドーパント材料として（ＴＭＡｌ）_２ＤＭＭｇを使用する。 - 特許庁

A growth principal surface 25 of a p-type GaN contact layer 19 in the p-type semiconductor layer 12, the principal surface being exposed from an insulating layer 6, is a nonpolar surface parallel to the principal surface of the substrate 1.例文帳に追加

ｐ型半導体層１２におけるｐ型ＧａＮコンタクト層１９の、絶縁層６から露出する成長主面２５は、基板１の主面に平行な非極性面である。 - 特許庁

To shorten a wafer processing step of a reverse blocking IGBT having a step of forming a p-type isolation trench which has an inclined trench in the rear surface and is connected conductively with a p-type collector layer.例文帳に追加

裏面に傾斜溝を有し、ｐ型コレクタ層と導電接続されるｐ型分離溝を形成する工程を有する逆阻止ＩＧＢＴのウエハプロセス処理工程を短縮すること。 - 特許庁

Composition ratios x, y satisfy an equation 0.03≤0.3x≤y≤0.5x≤0.08, and the composition of the p-type contact layer is closer to that of p-type clad layer than before.例文帳に追加

これらの組成比ｘ，ｙは、式「0.０３≦0.３ｘ≦ｙ≦0.５ｘ≦0.０８」を満たす様に構成され、ｐ型コンタクト層の組成が、ｐ型クラッド層の組成に従来よりも近いものとなった。 - 特許庁

The p-type layer 127 having small impurity concentration, and n-type layer 128 having small impurity concentration are as thick as 40 nm or less.例文帳に追加

Ｐ型の不純物濃度の薄い層１２７とＮ型の不純物濃度の薄い層１２８の厚さは４０ｎｍ以下である。 - 特許庁

An IGBT 10 is driven by alternately turning on and off a P-channel type MOSFET 20 and an N-channel type MOSFET 30.例文帳に追加

Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０が交互にオンオフしてＩＧＢＴ１０を駆動する。 - 特許庁

The n-type regions 105 and the p-type regions 106 extend in the [01-1] direction of the pn junction layer 101.例文帳に追加

ｎ型領域１０５およびｐ型領域１０６は、ｐｎ接合層１０１の[０１−１]の方向に延在している。 - 特許庁

The p-type impurity concentration in a surface portion 17 of the guard ring 13 is set to be smaller than the n-type impurity concentration.例文帳に追加

そして、このガードリング１３の表層部１７におけるｐ型不純物濃度を、ｎ型不純物濃度よりも小さくする。 - 特許庁

An embedded type photodiode PD is constituted by the surface region 18, the p type region PR and the embedded layer 10.例文帳に追加

表面領域１８、ｐ型領域ＰＲおよび埋め込み層１０によって埋め込み型のフォトダイオードＰＤが構成される。 - 特許庁

An FS (Field Stop) layer 2a, p^++-type collector layer 1a, and n^++-type cathode layer 1b are formed, in advance, before forming a MOS device structure.例文帳に追加

ＭＯＳデバイス形成前に予めＦＳ層２ａやｐ^++型コレクタ層１ａおよびｎ^++型カソード層１ｂを形成する。 - 特許庁

An N-type region that becomes a source of the JFET is formed between the body region 15 and the P-type device isolation region 13.例文帳に追加

ボディ領域１５とＰ型素子分離領域１３との間にＪＦＥＴのソースとなるＮ型領域が形成される。 - 特許庁

In the p-type guide layer 16 and the n-type guide layer 15, In-compositions become larger as approaching the active layer 10, respectively.例文帳に追加

ｐ型ガイド層１６およびｎ型ガイド層１５は、それぞれ、活性層１０に近づくほどＩｎ組成が大きくなっている。 - 特許庁

The phosphorus-injected areas become n-type drift areas 32a and the boron-injected areas become p-type partition areas 32b.例文帳に追加

リンを注入した領域はｎドリフト領域３２ａとなり、ボロンを注入した領域はｐ仕切り領域３２ｂとなる。 - 特許庁

When a plurality of well regions are formed in a p-type substrate 11, either of them is used as a well region (n-type) 121d for diode.例文帳に追加

Ｐ型基盤１１に複数のウェル領域を形成する際、その一つをダイオード用ウェル領域（Ｎ型）１２１ｄとする。 - 特許庁