「P- type」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

In the IGBT, each main trench 25 and each transverse trench 26 are so formed that they pass through the p-type base layer 12 to reach the n-type base layer 11.例文帳に追加

ｐ型ベース層１２を貫きｎ型ベース層１１に達するように、主トレンチ２５と横断トレンチ２６とが形成される。 - 特許庁

A first conductivity type layer 102, an active layer 104 and a p-type clad layer 107 are formed in order on a substrate 101.例文帳に追加

基板１０１上に第１導電型層１０２、活性層１０４及びｐ型クラッド層１０７が順次形成されている。 - 特許庁

An output stage has a p type MOSFETs P3 which transmits a signal and an n type MOSFET N4 of a current source circuit.例文帳に追加

出力段は、信号を伝達するｐ型ＭＯＳＦＥＴ：Ｐ３、及び電流源回路のｎ型ＭＯＳＦＥＴ：Ｎ４を有する。 - 特許庁

The openings 22 and 26 are formed above a P type diffusion layer 16 and an N type diffusion layer 18, respectively.例文帳に追加

開口２２および開口２６は、それぞれＰ型拡散層１６およびＮ型拡散層１８の上部に形成されている。 - 特許庁

An n-type source/drain diffusion layer 15 is formed on the surface of a p-type Si substrate 11 via a channel region 12.例文帳に追加

Ｐ型のＳｉ基板１１表面に、チャネル領域１２を隔ててＮ型のソース／ドレイン拡散層１５が形成されている。 - 特許庁

On the reverse side of the semiconductor substrate 11, an (n) type buffer layer 19, a (p) type anode layer 20, and an anode electrode 21 are provided.例文帳に追加

半導体基板１１の裏面側にｎ型バッファ層１９、ｐ型アノード層２０およびアノード電極２１を設ける。 - 特許庁

On the primary surface MS, p-type base regions 3 and the n-type emitter region 4 both contact the wall surfaces of the trenches 1a.例文帳に追加

主表面ＭＳにおいてｐ型ベース領域３とｎ型エミッタ領域４との双方が溝１ａの壁面に接している。 - 特許庁

Over the entire surface of the N^+-type silicon layer 4 and the P^+-type silicon layer 12, a buried oxide film 5 and an SOI layer 6 are provided.例文帳に追加

また、Ｎ^＋型シリコン層４及びＰ^＋型シリコン層１２上の全面に、埋込酸化膜５及びＳＯＩ層６を設ける。 - 特許庁

A dummy oxide film 12 is formed in a trench 4 extending from a surface of a P type body layer 3 to the inside of an N type drift layer 2.例文帳に追加

Ｐ型ボディ層３の表面からＮ型ドリフト層２内に延在するトレンチ４にダミー酸化膜１２を形成する。 - 特許庁

In this semiconductor laser, n-type semiconductor layers 22-24, an active layer 25, and p-type semiconductor layers 26-28 are successively laminated upon a substrate 11.例文帳に追加

基板１１にｎ型半導体層２２〜２４、活性層２５およびｐ型半導体層２６〜２８が順次積層されている。 - 特許庁

The clad layer 8m is constituted of a p-type InP, while the part 80e is constituted of an n-type InP.例文帳に追加

第２クラッド層８ｍがｐ型ＩｎＰで構成されるのに対し、半導体埋込部８０ｅはｎ型ＩｎＰで構成される。 - 特許庁

This enables the pocket regions 15, 8 and the LDD regions 17, 11 of the n-type FET and the p-type FET to be formed in a single process.例文帳に追加

このためｎ型、ｐ型ＦＥＴのポケット領域１５、８及びＬＤＤ１７、１１を１回の工程で形成できる。 - 特許庁

In a DRAM circuit region S2, a p-type well region 11 is formed on the surface of an embedded n-type well region 10.例文帳に追加

ＤＲＡＭ回路領域Ｓ２は、埋め込みｎ型ウェル領域１０表面にｐ型ウェル領域１１が形成されている。 - 特許庁

Each basic cell of the gate array comprises triply arrayed n-type MOS transistors and triply arrayed p-type MOS transistors corresponding thereto.例文帳に追加

そのゲートアレイの基本セルは、Ｎ型の３連のＭＯＳトランジスタと、これに対応するＰ型の３連のＭＯＳトランジスタとからなる。 - 特許庁

A plurality of insular P+ type silicon regions 15 are formed in the central surface region of an N type silicon region 12.例文帳に追加

Ｎ形シリコン領域１２の表面領域の中心領域に、Ｐ^＋形シリコン領域１５を島状に複数形成する。 - 特許庁

When the conductivity type of the organic semiconductor layer 17 is a p-type, the acceptor-property material is included in the contact layer 19.例文帳に追加

有機半導体層１７の導電型がｐ型である場合には、コンタクト層１９にはアクセプタ性材料が含有されている。 - 特許庁

An n^+ type emitter region 3 and a p^+ type body region 4 are selectively provided on a surface of the base region 2.例文帳に追加

ベース領域２の表面には、ｎ^+型のエミッタ領域３およびｐ^+型のボディ領域４が選択的に設けられている。 - 特許庁

A cathode electrode 42 is connected to the n-type InP layer 36, and an anode electrode 44 is connected to the p-type region 40.例文帳に追加

ｎ型ＩｎＰ層３６にカソード電極４２が接続され、ｐ型領域４０にアノード電極４４が接続されている。 - 特許庁

The first transistor M1 is also a floating MOSFET formed in an N-type well on a P-type semiconductor substrate.例文帳に追加

第１トランジスタＭ１はＰ型半導体基板に形成されたＮ型ウェル内に形成されたフローティングＭＯＳＦＥＴである。 - 特許庁

Respective semiconductor layers such as an n-type GaN layer 2, an active layer 3, and a p-type GaN layer 4 are formed on a C-plane sapphire substrate 1.例文帳に追加

Ｃ面サファイア基板１上にｎ型GaN層２、活性層３及びｐ型GaN層４の各半導体層を形成する。 - 特許庁

An n-type cladding region 15 and a p-type cladding region 17 are disposed on the primary surface 13a of the support substrate 13.例文帳に追加

ｎ型クラッド領域１５及びｐ型クラッド領域１７は支持基体１３の主面１３ａ上に設けられている。 - 特許庁

Appropriate combination of p-type and n-type drive transistor and switching transistor provides such pixel configuration as no writing error occurs.例文帳に追加

駆動トランジスタとスイッチングトランジスタのＰ、Ｎ型の適切な組み合わせにより、書き込みエラーの発生しない画素構成とする。 - 特許庁

The alternate hetero-junction layer 5 is constituted by alternatively joining a p-type lamellar layer 3 and an n-type lamellar layer 4.例文帳に追加

交互ヘテロ接合５は、ｐ型のラメラ層３とｎ型のラメラ層４とが交互に接合されることにより、構成されている。 - 特許庁

This nitride semiconductor layer group is composed of an n-type conductive layer 14, a light reception layer 15, and a p-type conductive layer 16.例文帳に追加

この窒化物半導体層群は、ｎ型導電層１４、受光層１５及びｐ型導電層１６から構成される。 - 特許庁

A heavily doped region 22 is formed at the center between p-type semiconductor layers 4 sandwiching the n-type semiconductor layers 21, 2.例文帳に追加

このｎ型半導体層２１，２を挟むｐ型半導体層４間の中央には、高濃度領域２２が設けられている。 - 特許庁

In predetermined regions of the N^- semiconductor layers 2, N-type impurity regions 5 and P-type impurity regions 4 are formed.例文帳に追加

Ｎ^-半導体層２の所定の領域では、Ｎ型不純物領域５とＰ型不純物領域４が形成されている。 - 特許庁

The p-type diffusion layer 5 is formed to have an impurity concentration peak at a deeper part than the n-type diffusion layers 7, 8.例文帳に追加

Ｐ型の拡散層５は、Ｎ型の拡散層７、８よりも深部に不純物濃度ピークを有するように形成されている。 - 特許庁

The refractive index of the p-type AlGaInP upper cladding layer 40 is higher than that of an n-type AlGaInP lower cladding layer 36.例文帳に追加

ｐ型ＡｌＧａＩｎＰ上クラッド層４０の屈折率は、ｎ型ＡｌＧａＩｎＰ下クラッド層３６の屈折率より高い。 - 特許庁

A plating film is formed on each of the seed layers on the p-type surface and the n-type surface using an electrolytic plating method.例文帳に追加

電解メッキ法を用いてｐ型表面上及びｎ型表面上のシード層上に、夫々めっき膜を形成する。 - 特許庁

A P-type substrate contact region 115a is formed under a diffusion layer of the N-type low concentration source region 105b.例文帳に追加

また、Ｎ型低濃度ソース領域１０５ｂの拡散層の下側にＰ型基板コンタクト領域１１５ａが形成されている。 - 特許庁

To achieve further broadband characteristics by reducing the resistance of a p-type contact layer in a reverse-type avalanche photodiode.例文帳に追加

反転型のアバランシェフォトダイオードにおいて、ｐ型コンタクト層の抵抗を低減し、より広帯域な特性が実現できるようにする。 - 特許庁

Furthermore, an external connection region 2 of same conductivity type as the semiconductor substrate is provided at the end of the P type semiconductor substrate 8.例文帳に追加

また、Ｐ型半導体基板８の端縁部に半導体基板と同一導電型の外部接続領域２を設ける。 - 特許庁

On the N- type Si layer 6, a P type SiGe layer 7 including intrinsic and external base regions is formed.例文帳に追加

そのＮ−型Ｓｉ層６上に真性ベース領域と外部ベース領域とを含むＰ型ＳｉＧｅ層７が形成されている。 - 特許庁

Then, by way of a new resist pattern 5, multistage n-type wells 6, 7, and 8 are formed in the p-type well 4 of the semiconductor substrate 1.例文帳に追加

次に、新たなレジストパターン５を介して多段Ｎ型ウェル６，７，８を半導体基板１のＰ型ウェル４中に形成する。 - 特許庁

Hence, it is possible to prevent positional misalignment between the p^++-type collector layer 1a of the IGBT and the n^++-type cathode layer 1b of the diode.例文帳に追加

これにより、ＩＧＢＴのｐ^++型コレクタ層１ａとダイオードのｎ^++型カソード層１ｂとの位置関係のズレを防止できる。 - 特許庁

The solar cell 40 comprising the silicon nanowire has a structure, where, for example a p-type layer and an n-type one are laminated alternately.例文帳に追加

シリコンナノワイヤーからなる太陽電池４０は、例えばｐ型層とｎ型層とが交互に積層された構造を有する。 - 特許庁

The gate region is formed as the p-type AlGaAs layer, and a channel region as the n-type AlGaAs layer.例文帳に追加

ゲート領域はｐ型ＡｌＧａＡｓ層として形成され、チャネル領域はｎ型ＡｌＧａＡｓ層として形成されている。 - 特許庁

After p+ type regions 12 and 13 are formed at a silicon substrate 11, an epitaxial growth layer 14 of n+ type is formed.例文帳に追加

シリコン基板１１にｐ^＋形領域１２および１３を形成した後、ｎ^^＋形のエピタキシャル成長層１４を形成する。 - 特許庁

An FS layer 2a, a p^++-type collector layer 1a, and an n^++-type cathode layer 1b are previously formed before an MOS device is formed.例文帳に追加

ＭＯＳデバイス形成前に予めＦＳ層２ａやｐ^++型コレクタ層１ａおよびｎ^++型カソード層１ｂを形成する。 - 特許庁

Preferably, the RESURF structure has a RESURF layer having n-type conductivity formed on the p-type semiconductor layer.例文帳に追加

好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。 - 特許庁

A low resistance n-type emitter layer 4 in contact with the upper side of the trench 17 is formed over that surface of the p-type base layer 3.例文帳に追加

ｐ型ベース層３の表面内にはトレンチ１７の上部に接する低抵抗のｎ型エミッタ層４が形成される。 - 特許庁

This diode 10 is composed of pn bonding by means of a p-type impurity diffusion layer 11 and an n-type silicon substrate S.例文帳に追加

このダイオード１０は、ｐ型の不純物拡散層１１とｎ型のシリコン基板Ｓとによるｐｎ接合で構成されている。 - 特許庁

The p^+-type diffusion layer 3p forms the source/drain of an MIS transistor, and the n^+-type diffusion layer 4n forms a tap TP1.例文帳に追加

ｐ^＋型拡散層３ｐはＭＩＳトランジスタのソース／ドレインを構成し、ｎ^＋型拡散層４ｎはタップＴＰ１を構成する。 - 特許庁

An active layer 6 is formed on an n-type GaAs substrate 1 while a p-type AlGaInP clad layer 8 is formed on the active layer 6.例文帳に追加

Ｎ型GaAs基板１上に、活性層６を形成すると共に、活性層６上に、Ｐ型AlGaInPクラッド層８を形成する。 - 特許庁

The p-conductive-type region (14) is provided apart from the n-conductive-type channel layer (18) and is electrically coupled to the source (13).例文帳に追加

このｐ導電型領域（１４）をｎ導電型チャネル領域（１８）から隔ててソース（１３）に電気的に結合させる。 - 特許庁