「P- type」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

Additionally, in order to realize the difference in a concentration, Zn is used as the dopant material in the P-type clad layer 2, and Te is used as the dopant material in the N-type clad layer 4.例文帳に追加

さらに、この濃度差を実現するため、Ｐ型クラッド層２の添加材をＺｎとし、Ｎ型クラッド層４の添加材をＴｅとする。 - 特許庁

Finally, a base is cut, and exposed n-type and p-type thermo-semiconductor element pieces are connected in series by an electrode, and a thermo-element is formed.例文帳に追加

最後に基台を削り、露出したｎ型とｐ型の熱電半導体素片間を電極で直列接続して熱電素子を形成する。 - 特許庁

To provide a semiconductor device which has a single crystalline GaN film being nearly intrinsic and is selectively doped with the film as n-type or p-type.例文帳に追加

真性に近い単結晶ＧaＮ膜を有し、かつこの膜をｎ形又はｐ形に選択的にドープした半導体デバイスを提供する。 - 特許庁

The photoelectric conversion layer contains an n-type organic compound which has unpaired electrons and can be oxidized and reduced and a p-type organic semiconductor.例文帳に追加

前記光電変換層が、不対電子を有し酸化還元可能なｎ型の有機化合物と、ｐ型の有機物半導体とを含有する。 - 特許庁

An n-type channel FET region 2 and a p-type channel FET region 3 are provided side by side on a substrate 10 made of a compound semiconductor.例文帳に追加

化合物半導体からなる基板１０上に、ｎ型チャネルＦＥＴ領域２とｐ型チャネルＦＥＴ領域３とが併設されている。 - 特許庁

The low density impurity region 120 is provided on the drain in an n-type TFT, and the LDD is not provided in a p-type TFT.例文帳に追加

ｎ型ＴＦＴでは、ドレイン側に低濃度不純物領域１２０を設け、ｐ型ＴＦＴではＬＤＤを有しない構造とする。 - 特許庁

The surface-emitting semiconductor laser 1 includes an n-type DBR layer 12 to a p-type contact layer 17, stacked in this order, on a substrate 11.例文帳に追加

面発光型半導体レーザ１は基板１１上にｎ型ＤＢＲ層１２〜ｐ型コンタクト層１７をこの順に積層したものである。 - 特許庁

Each of the first to fourth word line conductive layers 32a to 32d is configured by N+-type polysilicon smaller in work function than P+-type polysilicon.例文帳に追加

第１〜第４ワード線導電層３２ａ〜３２ｄは、Ｐ＋型ポリシリコンよりも仕事関数の小さいＮ＋型ポリシリコンにて構成されている。 - 特許庁

To enhance power generation efficiency by facilitating to increase optical intensity on the interface of a p-type Si film and an n-type Si film.例文帳に追加

本発明は、該ｐ型Ｓｉ膜とｎ型Ｓｉ膜との界面の光強度を上げやすくして発電効率を高めることを課題とする。 - 特許庁

A base B and a subemitter S of p-type semiconductor are joined to a collector C of n-type semiconductor, so as not to contact each other.例文帳に追加

ｐ型半導体からなるベースＢとサブエミッタＳは、互いに接しないようにして、ｎ型半導体からなるコレクタＣに接合されている。 - 特許庁

A p-type diffusion layer 7 is formed apart from a base region 5 in an n-type drift region 2 of the semiconductor device 100.例文帳に追加

半導体装置１００のＮ型ドリフト領域２内部に、ベース領域５に対し離間配置されるＰ型の拡散層７を形成する。 - 特許庁

An N-type impurity region (source/drain region) 13 is formed on a P-type semiconductor substrate 11 separated by a channel region 12.例文帳に追加

Ｐ型の半導体基板１１上にチャネル領域１２を隔ててＮ型の不純物領域（ソース・ドレイン領域）１３が形成されている。 - 特許庁

The surface-emitting semiconductor laser has a lower multilayer film reflecting mirror, an n-type contact layer, an active layer, a p-type contact layer, and an upper multilayer film reflecting mirror.例文帳に追加

面発光レーザは、下部多層膜反射鏡、ｎ型コンタクト層、活性層、ｐ型コンタクト層、及び、上部多層膜反射鏡を備える。 - 特許庁

The semiconductor layer 100 includes a p-type impurity layer 113 and an n-type impurity layer 111 that form a photoelectric conversion part 110.例文帳に追加

半導体層１００は、光電変換部１１０を構成するｐ型不純物層１１３、及びｎ型不純物層１１１を有する。 - 特許庁

In an element region, p-type semiconductor pillar layers 13 and n-type semiconductor pillar layers 14 are alternately formed to form a pillar layer 15.例文帳に追加

素子領域には、ｐ型半導体ピラー層１３とｎ型半導体ピラー層１４とを交互に形成してなるピラー層１５が形成される。 - 特許庁

Each emitter electrode 19 is so disposed as to be contacted with each n-type emitter layer 15 and each central exposed portion 12a of the p-type base layer 12.例文帳に追加

エミッタ電極１９は、ｎ型エミッタ層１５と、ｐ型ベース層１２の中心露出部分１２ａとにコンタクトするように配設される。 - 特許庁

The semiconductor device has a vertical p-type semiconductor element 4, a vertical n-type semiconductor element 5, and a common terminal 6.例文帳に追加

本発明に記載の半導体装置は、縦型のｐ型半導体素子４と、縦型のｎ型半導体素子５と、共通端子６とを備えている。 - 特許庁

When an electric current flows between the n-type semiconductor 76d and the p-type semiconductor 76a, heat is transferred between the flat plate part 8 and a substrate 4.例文帳に追加

ｎ型の半導体７６ｄとｐ型の半導体７６ａの間で通電すると、平板部８と基板４の間で熱が移送される。 - 特許庁

A thermoelectric conversion element 8 comprises an N-type semiconductor region 13, a P-type semiconductor region 14, and metal wires 12a to 12c.例文帳に追加

熱電変換素子８は、Ｎ型半導体領域１３、Ｐ型半導体領域１４および金属配線１２ａ〜１２ｃから構成される。 - 特許庁

P-type well areas 205 underlying vertical transfer register sections 80 are formed at deep positions in an N-type semiconductor substrate 60 in the thickness direction of the substrate 60.例文帳に追加

垂直転送レジスタ部８０の下層のＰ−型ウエル領域２０５を半導体基板６０の板厚方向に深い位置まで形成する。 - 特許庁

The P-type semiconductor region and the N-type semiconductor regions of the PN junction (106) of the gate electrode are electrically insulated from each other.例文帳に追加

この際、ゲート電極のＰＮ接合部（１０６）のＰ型半導体領域とＮ型半導体領域とが電気的に絶縁されている。 - 特許庁

An n-type semiconductor 76d is disposed on one flexible beam 10b and a p-type semiconductor 76a is disposed on the other flexible beam 10a.例文帳に追加

一方の可撓ビーム１０ｂにｎ型の半導体７６ｄを配置し、他方の可撓ビーム１０ａにｐ型の半導体７６ａを配置する。 - 特許庁

Light rays emitted from the light emitting layer 16 and having wavelengths of ≤360 nm are intercepted by the p-type electrode pad 20 and absorbed by the n-type GaN layer 12.例文帳に追加

発光層１６からの波長３６０ｎｍ以下の光はｐ型電極パッド２０で遮蔽され、ｎ型ＧａＮ層１２で吸収される。 - 特許庁

A light emitting diode(LED) 20 is composed of an n-type semiconductor 21, a p-type semiconductor 22, an anode electrode 23 and a cathode electrode 24.例文帳に追加

発光ダイオ−ド（ＬＣＤ）２０は、ｎ形半導体２１、ｐ形半導体２２、アノ−ド電極２３、カソ−ド電極２４とで形成される。 - 特許庁

To provide a fire detector capable of easily performing a renewal work to replace a fire alarm system from P type to R type at a low cost.例文帳に追加

火災報知システムをＰ型からＲ型に交換するリニューアル作業を、容易かつ低コストで行うことができる火災感知器を提供する。 - 特許庁

A light emitting layer forming part 4 of an N-type layer 2 and a P-type layer 3 composed of GaP is subjected to liquid epitaxial growth on a GaP substrate 1.例文帳に追加

ＧａＰ基板１に、ＧａＰからなるｎ形層２およびｐ形層３の発光層形成部４を液相エピタキシャル成長する。 - 特許庁

A buffer layer 2, an n-type clad layer 3, a multiple well structure active layer 4, and a p-type clad layer 5 are provided on a silicon wafer 1 of low resistance.例文帳に追加

低抵抗のシリコン基板１の上にバッファ層２、ｎ型クラッド層３、多重井戸構造活性層４、ｐ型クラッド層５を設ける。 - 特許庁

The contact surfaces of a p-type high-concentration semiconductor region 10 and an n-type high-concentration buffer region 12 with each other are formed so that they may become uneven and their areas become larger.例文帳に追加

ｐ型高濃度半導体領域１０とｎ型高濃度バッファ領域１２との接面が凹凸状になるように形成する。 - 特許庁

On a projection face parallel to the back side, the p-type region 16 has a projecting area 16b projecting toward the n-type region 17.例文帳に追加

裏面に平行な投影面上において、ｐ型領域１６は、ｎ型領域１７側に向かって張出す張出し領域１６ｂを有する。 - 特許庁

Openings 7 each for embedding wirings for connecting the n^+-type active region 1 to the p^+-type active region 2 are formed in the interlayer insulating film 6.例文帳に追加

Ｎ＋活性領域１とＰ＋活性領域２とを接続する配線を埋め込むための開口部７を層間絶縁膜６に形成する。 - 特許庁

The first conductive region is composed of an n-type semiconductor and the second conductive region is composed of a p-type semiconductor, whereby the occurrence of potential gradient is suppressed.例文帳に追加

また、第１の導電領域をｎ型、第２の導電領域をｐ型半導体で構成して電位勾配の発生をおさえる。 - 特許庁

The MOS transistors M1-M3 consist of ordinary P-type MOS transistors, and the MOS transistor M4 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ１〜Ｍ３は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

The inverter 1 has an n-type MIS transistor M1 and a p-type MIS transistor M3 whose drains are connected to the output node OUTB.例文帳に追加

インバータ１は、ドレインが出力ノードＯＵＴＢに接続されたｎ型ＭＩＳトランジスタＭ１及びｐ型ＭＩＳトランジスタＭ３を有する。 - 特許庁

Thereby, a decoupling capacitance C1 connected parallelly with the power source is formed between the P^+-type silicon layer and the N^+-type silicon layer 4.例文帳に追加

これにより、Ｐ^＋型シリコン層とＮ^＋型シリコン層４との間に、電源に並列に接続されたデカップリング容量Ｃ１が形成される。 - 特許庁

The multiple stages of the substrate 11 are taken over to the buffer layer 12, the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15.例文帳に追加

基板１１の多段ステップをバッファ層１２、ｎ形半導体領域１３、活性層１４、ｐ形半導体領域１５に引き継がせる。 - 特許庁

Each transistor 6 has an n-type high-temperature buffer layer 8, and p-type clad layers 11a and 11b on both sides of the high-temperature buffer layer 8 in the direction of row.例文帳に追加

各トランジスタ６は、ｎ型の高温バッファ層８およびその列方向の両側にｐ型クラッド層１１ａ，１１ｂを有している。 - 特許庁

By this setup, the decoupling capacitor C1 connected to a power supply in parallel is provided between the p^+-type silicon layer 3 and the n^+-type silicon layers 4.例文帳に追加

これにより、Ｐ^＋型シリコン層とＮ^＋型シリコン層４との間に、電源に並列に接続されたデカップリング容量Ｃ１が形成される。 - 特許庁

An anode electrode 6 is formed on the p^+ type anode layer 15, and a cathode electrode 17 is formed under the n^+ type semiconductor substrate 12.例文帳に追加

上記ｐ^＋型アノード層１５上にアノード電極６を形成し、ｎ^＋型半導体基板１２の下側にカソード電極１７を形成する。 - 特許庁

A guard ring area 17 of a p-type group III nitride semiconductor is provided on the second area 13c of the n-type barium nitride semiconductor layer 13.例文帳に追加

ｐ型III族窒化物半導体のガードリング領域１７はｎ型窒化ガリウム系半導体層１３の第２のエリア１３ｃ上に設けられる。 - 特許庁

The semiconductor storage device comprises an N-type deep well region 331 formed on a semiconductor substrate 351 and further a P-type shallow well region 332 formed on the well region 331.例文帳に追加

半導体基板３５１上にＮ型の深いウェル領域３３１、さらにその上にＰ型の浅いウェル領域３３２を形成する。 - 特許庁

The SBD region 20 includes a p type diffusion region 21 provided on an upper surface of the n type epitaxial layer 2 and having a second impurity concentration.例文帳に追加

ＳＢＤ領域２０は、ｎ型エピタキシャル層２の上面に設けられ第２の不純物濃度を有するｐ型拡散領域２１を備える。 - 特許庁

A level shift IC 8, having an n-type silicon substrate is inserted between a graphic controller 1 and a scanning electrode drive IC 6, having a p-type silicon substrate.例文帳に追加

グラフィックコントローラ１と、シリコン基板がＰ型の走査電極駆動ＩＣ６との間に、シリコン基板がＮ型のレベルシフトＩＣ８を挿入する。 - 特許庁

A semiconductor light-emitting element comprises an n-type semiconductor layer, an electrode, a p-type semiconductor layer, and a light-emitting layer.例文帳に追加

実施形態によれば、ｎ形半導体層と、電極と、ｐ形半導体層と、発光層と、を備えた半導体発光素子が提供される。 - 特許庁

An n-type polycrystalline Si thin film 3 and a p-type polycrystalline Si thin film 4 are formed on the metal electrode 2 by an epitaxial growth method.例文帳に追加

ｎ型多結晶Ｓｉ薄膜３及びｐ型多結晶Ｓｉ薄膜４は、エピタキシャル成長法により金属電極２上に形成する。 - 特許庁

A pair of p-type side electrode 8 and n-type side electrode 7 are provided on the window layer 5 and on the rear surface of the substrate 1.例文帳に追加

そのウインドウ層５上および半導体基板１の裏面に一対のｐ側電極８およびｎ側電極７が設けられている。 - 特許庁