「P- type」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

A silicide layer 18 is provided on a second conductivity type (N type or P type) impurity diffusion layer 15 being separated by the region of the gate electrode 14 and the sidewall insulation film 17.例文帳に追加

上記ゲート電極１４及び側壁絶縁膜１７の領域を隔てて第２導電型（Ｎ型またはＰ型）の不純物拡散層１５上にシリサイド層１８が設けられている。 - 特許庁

A p-type body 5 is formed on one side of a drift region 11 contained in an n-type semiconductor substrate 1, and an n^+-type source diffusion region 7S is formed on the body 5.例文帳に追加

Ｎ型半導体基板１が含むドリフト領域１１の一方の側方にはＰ型ボディ部５を形成し、ボディ部５上にはＮ^+型ソース拡散領域７Ｓを形成する。 - 特許庁

The p-type diffusion areas 33a, 33b and the n-type wells 31a, 31b include a diode function, and the capacitor electrodes 37a, 37b and the n-type wells 31a, 31b include a capacitor function.例文帳に追加

ｐ型拡散領域３３ａ，３３ｂとｎ型ウェル３１ａ，３１ｂとは、ダイオードの機能を、容量用電極３７ａ，３７ｂとｎ型ウェル３１ａ，３１ｂとは、コンデンサの機能を有する。 - 特許庁

This field effect transistor is provided with a nitride semiconductor lamination structure 2 wherein an n-type GaN layer 3, a p-type GaN layer 4 and an n-type GaN layer 5 are successively laminated.例文帳に追加

この電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が、順に積層された窒化物半導体積層構造部２を備えている。 - 特許庁

The n^--type gate silicon area 110 and n^+-gate silicon area 111 are etched away to obtain the n-type gate silicon layer 105 and p-type gate silicon layer 107 which have been patterned.例文帳に追加

Ｎ^-型ゲートシリコン領域１１０及びＮ^+型ゲートシリコン領域１１１をエッチング除去し、パターニングされたＮ型ゲートシリコン層１０５及びＰ型ゲートシリコン層１０７を得る。 - 特許庁

Each of the N^+-type layer 11, the N^--type layer 12, and the P^+-type layer 13 is formed from small grain size polycrystalline silicon whose each crystal grain does not penetrate each layer through its thickness.例文帳に追加

そして、Ｎ^＋型層１１、Ｎ^−型層１２及びＰ^＋型層１３の各層を、各結晶粒が各層を層厚方向に貫通していない小粒径多結晶シリコンにより形成する。 - 特許庁

When viewed from the upper face side of the N^- type silicon substrate 1, the P-type isolation region 2 is formed to surround N^- region 1a, which is a part of the N^- type silicon substrate 1.例文帳に追加

また、Ｎ^-型シリコン基板１の上面側から眺めた場合、Ｐ型分離領域２は、Ｎ^-型シリコン基板１の一部分であるＮ^-領域１ａを取り囲んで形成されている。 - 特許庁

A gate insulating film 17 and a gate electrode 18 are formed on the p-type body layer 12 and the n^--type offset layer 13, between the n^+-type source layer 14 and the silicon oxide film 16.例文帳に追加

ｎ+型ソース層１４とシリコン酸化膜１６との間のｐ-型ボディ層１２上及びｎ-型オフセット層１３上にはゲート絶縁膜１７及びゲート電極１８が形成されている。 - 特許庁

A field effect transistor has a nitride semiconductor laminated structure 1 where an n-type GaN layer 2, a p-type GaN layer 3, and an n-type GaN layer 4 are laminated in order.例文帳に追加

この電界効果トランジスタは、ｎ型ＧａＮ層２、ｐ型ＧａＮ層３およびｎ型ＧａＮ層４が、順に積層された窒化物半導体積層構造部１を備えている。 - 特許庁

A trench, in which an insulating film 8 is formed on an inner surface and conductor 9 is buried in it, is arranged at least on a part of an n-type surface region 3 above the p-type partition type 1b.例文帳に追加

また、少なくともｐ型仕切り型１ｂの上方の一部のｎ型表面領域３に、内面に絶縁膜８を形成し導電体９を埋めた溝を設ける。 - 特許庁

C(carbon) is ion-implanted to a predetermined depth, deeper than an n-type source region 3 at a reserved portion to form a p-type gate region 4 in a surface layer of an n-type drift region 2.例文帳に追加

ｎ型ドリフト領域２の表層部のうち、ｐ型ゲート領域４の形成予定部分に、ｎ型ソース領域３よりも深い所定深さまでＣ（炭素）をイオン注入する。 - 特許庁

The pn junction is formed on the interface between a low-density n-type impurity layer 3 and a p-type diffusion region 5 nearby the top main surface of an n-type semiconductor substrate 2 of the semiconductor device 1.例文帳に追加

半導体装置１のｎ型半導体基板２の上主面近傍で、低濃度ｎ型不純物層３とｐ型拡散領域５との界面でｐｎ接合が形成されている。 - 特許庁

The present invention includes a planar avalanche photodiode, having a first n-type semiconductor layer defining a planar contact area and a second n-type semiconductor layer having a p-type diffusion region.例文帳に追加

本発明は、プレーナ接触領域を定める第１のｎ型半導体層とｐ型拡散領域を有する第２のｎ型半導体層とを有するプレーナ・アバランシェ・フォトダイオードを備える。 - 特許庁

In a region where a diode structure is formed, an n^+ type impurity region 3, not just a p^+ type impurity region 2, is partially formed on the reverse side of an n^- type drift layer 1.例文帳に追加

ダイオード構造が形成された領域において、ｎ^-型ドリフト層１の裏面側に、ｐ^+型不純物領域２だけでなく部分的にｎ^+型不純物領域３を形成する。 - 特許庁

A gate electrode G is provided in the p type base region 4 with a gate insulating film 7 interposed so as to form a channel between the n+type source region 5 and n-type epitaxial layer 2.例文帳に追加

ｎ＋型ソース領域５とｎ−型エピタキシャル層２との間にチャネルを形成するためｐ型ベース領域４にゲート絶縁膜７を介してゲート電極Ｇが設けられている。 - 特許庁

An n-type ZnO layer 2, a ZnO light-emitting layer 3 and a p-type ZnO layer 4 as an exemplary second conductive type semiconductor layer are successively stacked on a ZnO substrate 1.例文帳に追加

ＺｎＯ基板１上に、ｎ型ＺｎＯ層２、ＺｎＯ発光層３および第２導電型半導体層の一例としてのｐ型ＺｎＯ層４を順次積層している。 - 特許庁

An npn bipolar transistor consists of a first semiconductor layer group sharing constituted of the n-type emitter layer 12, the p-type base layer 13, the active layer 14, and the n-type base layer 15.例文帳に追加

ｎ型エミッタ層１２、ｐ型ベース層１３、活性層１４、及びｎ型ベース層１５からなる第１の半導体層群区分からｎｐｎ型のバイポーラトランジスタを構成する。 - 特許庁

The photovoltaic device is provided with an n-type layer 3, a photoelectric conversion layer 4 formed on the n-type layer 3, and a p-type layer 5 formed on the photoelectric conversion layer 4.例文帳に追加

この光起電力装置は、ｎ型層３と、ｎ型層３上に形成された光電変換層４と、光電変換層４上に形成されたｐ型層５とを備えている。 - 特許庁

In this semiconductor device, a P-type diffusion layer 14 and an N-type diffusion layer 10 as a drain lead region are formed on an N-type diffusion layer 9 as a drain region.例文帳に追加

本発明の半導体装置では、ドレイン領域としてのＮ型の拡散層９にＰ型の拡散層１４及びドレイン導出領域としてのＮ型の拡散層１０が形成される。 - 特許庁

On the first electrode 2, a photoelectric conversion film layer 3 is formed in laminate by film-forming, for example, semiconductors of p-type, i-type, and n-type in series by a CVD method or the like.例文帳に追加

第１電極２の上には、例えばｐ型、ｉ型、ｎ型の半導体を順次、ＣＶＤ法などで成膜することにより、光電変換膜層３が積層状に形成される。 - 特許庁

A metal mask is put on a part of the i-type amorphous silicon film 4, and a p-type amorphous silicon film 5 is formed on a part except the metal mask on the i-type amorphous silicon film 4.例文帳に追加

次に、ｉ型非晶質シリコン膜４の一部にメタルマスクを被せ、ｉ型非晶質シリコン膜４上のメタルマスクを除く部分にｐ型非晶質シリコン膜５を形成する。 - 特許庁

In this semiconductor device 1, a base layer part of an epitaxial layer 3 forms an N^- type region 4, and a P-type body region 5 in contact with the N^- type region 4 is formed in the epitaxial layer 3.例文帳に追加

半導体装置１では、エピタキシャル層３の基層部がＮ−型領域４をなし、エピタキシャル層３には、Ｎ^-型領域４に接するＰ型のボディ領域５が形成されている。 - 特許庁

For example, an n^--type semiconductor layer 2 is formed on an n^++ type semiconductor substrate 1, and a p^+ type diffusion area 3 is formed on the front surface of it to form a pn junction.例文帳に追加

たとえばｎ^＋＋形半導体基板１上にｎ^−形半導体層２が設けられ、その表面にｐ^＋形拡散領域３が設けられて、ｐｎ接合が形成されている。 - 特許庁

The semiconductor layer (3) comprises an N-type source region (4), an N-type drain region (6) and a P-type body region (5) arranged between the source region (4) and the drain region (6).例文帳に追加

半導体層（３）は、Ｎ型であるソース領域（４）と、Ｎ型であるドレイン領域（６）と、ソース領域（４）とドレイン領域（６）との間に介設され、Ｐ型であるボディ領域（５）とを含む。 - 特許庁

For the other MOS transistors, a second p-type MOS transistor 1PNH (a gate electrode 2N has an n-type semiconductor film) which can be operated more rapidly than the first type is used.例文帳に追加

その他の箇所には、第１のタイプよりも高速動作が可能な第２のタイプのＰ型ＭＯＳトランジスタ１ＰＮＨ（ゲート電極２ＮはＮ型半導体膜を有する）が用いられている。 - 特許庁

In the light emitting element having two electrodes for an n type and for a p type on the same one surface side, a transparent conductive film is utilized as a transparent electrode for the n type.例文帳に追加

同一面側にｎ型用とｐ型用の両電極を有する発光素子において、透明導電膜をｎ型用透明電極として利用したことを特徴としている。 - 特許庁

On a p-type semiconductor substrate 1, an n-type impurity embedded region 2 that becomes a collector region, an n-type epitaxial layer 3, and an element separation region 4 using an insulating film are formed.例文帳に追加

ｐ型半導体基板１上にコレクタ領域となるｎ型不純物埋込み領域２と、ｎ型エピタキシャル層３と、絶縁膜を用いた素子分離領域４を形成する。 - 特許庁

The light receiver has a p-type layer 101, an i-type layer 102, and an epitaxial n-type layer 103 which are successively formed from a light incident surface and has also an isolating/insulating oxide film 104.例文帳に追加

受光装置は、光入射表面からｐ型層１０１、ｉ型層１０２、エピタキシャルｎ型層１０３を有し、さらに、分離絶縁膜である酸化膜１０４を有している。 - 特許庁

In the semiconductor device 1, a base layer portion of an epitaxial layer 3 is formed as an N^- type region 4, and a body region 5 of a P-type contacted with the N^- type region 4 is formed in the epitaxial layer 3.例文帳に追加

半導体装置１では、エピタキシャル層３の基層部がＮ−型領域４をなし、エピタキシャル層３には、Ｎ^−型領域４に接するＰ型のボディ領域５が形成されている。 - 特許庁

The pin-type photodiode 6 has a light absorbing layer 9 formed of In_xGa_(1-x)N(0<x<1) between an n-type contact layer 8 and a p-type contact layer 10.例文帳に追加

このｐｉｎ型フォトダイオード６は、Ｉｎ_ｘＧａ_（１−ｘ）Ｎ（０＜ｘ＜１）で形成された光吸収層９をｎ型コンタクト層８とｐ型コンタクト層１０との間に有している。 - 特許庁

Also, the amount of the hole implanted in the n-type semiconductor layer 2 is reduced depending on a natural oxide film formed between the n-type semiconductor layer 2 and p-type polysilicon layer 7.例文帳に追加

またｎ−型半導体層２とｐ型ポリシリコン層７の間に形成される自然酸化膜によっても、ｎ−型半導体層２に注入されるホール量を低減できる。 - 特許庁

The nitride based semiconductor laser element comprises an n-type clad layer 3, an emission layer 5 formed on the n-type clad layer 3, and a p-type clad layer 7 formed on the emission layer 5.例文帳に追加

この窒化物系半導体レーザ素子は、ｎ型クラッド層３と、ｎ型クラッド層３上に形成される発光層５と、発光層５上に形成されるｐ型クラッド層７とを備える。 - 特許庁

The active layer 5 comprises InGaAsP which lattice-matches with the n-type GaAs substrate 2 while the p-type clad layer 7 comprises AlGaInP which lattice-matches with the n-type GaAs substrate 2.例文帳に追加

活性層５は、ｎ型ＧａＡｓ基板２と格子整合するＩｎＧａＡｓＰより成り、また、ｐ型クラッド層７は、ｎ型ＧａＡｓ基板２と格子整合するＡｌＧａＩｎＰより成る。 - 特許庁

The first photovoltaic element 3 successively comprises a p-type amorphous silicon carbide film 31, an i-type amorphous silicon film 32, and an n-type amorphous silicon film 33, starting from the transparent electrode 2.例文帳に追加

第１の光起電力素子３は、透明電極２側からｐ型非晶質シリコンカーバイド膜３１、ｉ型非晶質シリコン膜３２およびｎ型非晶質シリコン膜３３を順に含む。 - 特許庁

The second photovoltaic element 5 successively comprises a p-type microcrystal silicon carbide film 51, an i-type microcrystal silicon film 52, and an n-type microcrystal silicon film 53, starting from the reflecting film 4.例文帳に追加

第２の光起電力素子５は、反射膜４側からｐ型微結晶シリコンカーバイド膜５１、ｉ型微結晶シリコン膜５２およびｎ型微結晶シリコン膜５３を順に含む。 - 特許庁

Thus an n-type impurity region is formed wherein an n-type high-concentration impurity region 336 doped with only n-type impurities on the substrate 301 and an n-type low-concentration impurity region 337 doped with n-type impurities and p-type impurities on the substrate 301 are adjacent to each other.例文帳に追加

これにより、基板３０１にｎ型不純物のみを導入したｎ型高濃度不純物領域３３６と、基板３０１にｎ型不純物とｐ型不純物とを導入したｎ型低濃度不純物領域３３７とが隣接してなるｎ型不純物領域を形成する。 - 特許庁

An n-type InP buffer layer 22, a reflector layer 23, an i-type InGaAs photo-absorption layer 24, and an n-type InP cap layer 28 are laminated on an n-type InP substrate, and zinc(Zn) is diffused in the n-type InP cap layer 28 to form a p-type diffusion region 32 as a photo-receiving portion.例文帳に追加

ｎ−ＩｎＰ基板２０上に、ｎ−ＩｎＰバッファ層２２，反射鏡層２３，ｉ−ＩｎＧａＡｓ光吸収層２４，ｎ−ＩｎＰキャップ層２８が積層され、ｎ−ＩｎＰキャップ層２８内に亜鉛（Ｚｎ）が拡散されて、受光部となるｐ型拡散領域３２が形成されている。 - 特許庁

An i-type amorphous silicon layer 14 and a p-type amorphous silicon layer 15 get into a via hole of an n-type single-crystal silicon substrate 11 while an i-type amorphous silicon layer 12 and an n-type amorphous silicon layer 13 get into a via hole of the n-type single-crystal silicon substrate 11.例文帳に追加

ｉ型非晶質シリコン層１４とｐ型非晶質シリコン層１５とは、ｎ型単結晶シリコン基板１１が有する貫通孔内に入り込み、ｉ型非晶質シリコン層１２とｎ型非晶質シリコン層１３とは、ｎ型単結晶シリコン基板１１が有する貫通孔内に入り込む。 - 特許庁

The semiconductor element is represented by a structure in which a third n-type GaN-type semiconductor layer 3, a first n-type GaN-based semiconductor layer 4, an i-type GaN-based semiconductor layer 5, a p-type GaN-based semiconductor layer 6, and a second n-type GaN-based semiconductor layer 7 are laminated on a substrate 1.例文帳に追加

基板１の上に第３ｎ型ＧａＮ系半導体層３、第１ｎ型ＧａＮ系半導体層４、ｉ型ＧａＮ系半導体層５、ｐ型ＧａＮ系半導体層６、第２ｎ型ＧａＮ系半導体層７が積層された積層構造で表される。 - 特許庁

An opening is defined at the surface of a silicon carbide substrate, a p-type dopant is implanted into the silicon carbide substrate through the opening at implant energy and dosage for forming the deep p-type implant region, and an n-type dopant is implanted into the silicon carbide substrate through the opening at implant energy and dosage for forming the n-type implant region shallower than the deep p-type implant region.例文帳に追加

炭化シリコン基板の表面に開口部を確定し、その開口部を通して炭化シリコン基板内にｐ型ドーパントを深いｐ型注入領域を形成する注入エネルギー及び注入量で注入し、その開口部を通して炭化シリコン基板内にｎ型ドーパントを深いｐ型注入領域と比較して浅いｎ型注入領域を形成する注入エネルギー及び注入量で注入する。 - 特許庁

The optical semiconductor device includes a semiconductor film including an n-type semiconductor layer, a p-type semiconductor layer, and a light emitting layer provided between the n-type semiconductor layer and p-type semiconductor layer, the conductive support provided to the side of the p-type semiconductor layer of the semiconductor film and using electrons as a carrier, and a base electrically and thermally connected to the semiconductor film via the conductive support.例文帳に追加

本発明の光半導体装置は、ｎ型半導体層と、ｐ型半導体層と、ｎ型半導体層とｐ型半導体層の間に設けられた発光層と、を含む半導体膜と、半導体膜のｐ型半導体層の側に設けられた電子をキャリアとする導電性支持体と、導電性支持体を介して半導体膜と電気的および熱的に接続された基台と、を含む。 - 特許庁

Also, the device has a gate electrode layer 640 provided on the P type well region 614 through an insulation layer 650, a first N type impurity layer 620 provided in the P type well region 614 in one side of the gate electrode layer 640, and a second N type impurity layer 622 provided in the P type well region 614 in the other side of the gate electrode layer 640.例文帳に追加

さらに、Ｐ型ウエル領域６１４の上に絶縁層６５０を介して設けられたゲート電極層６４０と、ゲート電極層６４０の一方の側方におけるＰ型ウエル領域６１４内に設けられた第１のＮ型不純物層６２０と、ゲート電極層６４０の他方の側方におけるＰ型ウエル領域６１４内に設けられた第２のＮ型不純物層６２２と、を有する。 - 特許庁

Hence, the p-type GaAs contact layer 108 is arranged at a position which is shifted from loop positions (which does not include loop positions) in a standing wave distribution of the light inside the p-type GaAs contact layer 108.例文帳に追加

そのため、ｐ型ＧａＡｓコンタクト層１０８は、面発光半導体レーザ素子内部における光の定在波分布において、腹の位置からずれた位置（腹の位置が含まれないような位置）に設けられている。 - 特許庁

An adhesive layer 21 is formed on a surface of an insulating film 13 formed on a side surface of a ridge 12 of a p-type semiconductor layer 11 and the ridge 12 is covered by a p-type electrode 14 via the adhesive layer 21.例文帳に追加

ｐ型半導体層１１のリッジ部１２の側面に形成される絶縁膜１３の表面に密着層２１を形成し、密着層２１を介してリッジ部１２をｐ型電極１４によって覆う。 - 特許庁

The GaN-based LED chip has an ohmic electrode 13 formed on the upper surface of the p-type layer 12-2, and an insulation protective film 14 for covering the upper surface of the p-type layer 12-2 around the ohmic layer 13.例文帳に追加

ＧａＮ系ＬＥＤチップは、ｐ型層１２−２の上面に形成されたオーミック電極１３と、オーミック電極１３の周囲においてｐ型層１２−２の上面を覆う絶縁保護膜１４とを有している。 - 特許庁