「P- type」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

In this way, a resonance circuit is formed with parasitic capacitance, which is provided between the P-type substrate 1, the p^+ diffusion region 3 and the shunt circuit 4, and an inductance of the shunt circuit 4.例文帳に追加

そして、Ｐ型基板１及びｐ^＋拡散領域３とシャント配線４との間の寄生容量と、シャント配線４のインダクタンスとにより、共振回路を形成する。 - 特許庁

A Deep-n well region 103 is formed under the n well region 101 and p well region 102 of the p-type semiconductor substrate 100.例文帳に追加

Ｐ型半導体基板１００におけるＮウェル領域１０１及びＰウェル領域１０２の下側にＤｅｅｐ−Ｎウェル領域１０３が形成されている。 - 特許庁

A thermal oxidation silicon film (SiO_2) is formed as a gate insulating film on the front surface of a silicon substrate (P-Si) of conductive p-type silicon wafer used as a gate electrode.例文帳に追加

ゲート電極として用いる導電性Ｐ型シリコンウェフアーのシリコン基板（Ｐ−Ｓｉ）の表面に、ゲート絶縁膜として熱酸化シリコン膜（ＳｉＯ_2）を形成する。 - 特許庁

To reduce damage on a semiconductor layer due to irradiation with an electron beam for forming a low resistance p-type layer in the fabrication process of a III nitride based compound semiconductor element.例文帳に追加

III族窒化物系化合物半導体素子の製造過程において低抵抗p型化する際の電子線照射によって半導体層が受けるダメージを低減する。 - 特許庁

The upper Si oxide film and the Si nitride film 5 inside the ONO gate insulating film G are separated from the Si nitride film 9 inside the anti-reflection film F in a region over the P+-type channel blocking regions 12.例文帳に追加

ONOゲート絶縁膜G内の上のSi酸化膜6及びSi窒化膜5と、反射防止膜Fの内のSi窒化膜9とをp^+型チャネル阻止領域12上の領域で切り離している。 - 特許庁

To provide a connection structure of steel pipe sheet piles, and the steel pipe sheet piles improving shearing resistance at a joint part of the steel pipe sheet piles by a P-P type joint.例文帳に追加

Ｐ−Ｐ型継手による鋼管矢板の継手部におけるせん断耐力の向上を可能にした鋼管矢板の連結構造および鋼管矢板を提供する。 - 特許庁

Into a p-layer region 107 constituted of a non-doped GaAlN layer 105 and a non-doped GaN layer 106, first, a p-type dopant is implanted by an ion implantation.例文帳に追加

ノンドープＧａＡｌＮ層１０５とノンドープＧａＮ層１０６から構成されるｐ層領域１０７に対し、まず、イオン注入によりｐ型ドーパントを注入させる。 - 特許庁

The p-type FinFET includes: a second germanium fin over the substrate; a second gate dielectric on a top surface and sidewalls of the second germanium fin; and a second gate electrode on the second gate dielectric.例文帳に追加

p型FinFETは、基板上の第二ゲルマニウムフィン、第二ゲルマニウムフィンの上面と側壁上の第二ゲート誘電体、及び、第二ゲート誘電体上の第二ゲート電極からなる。 - 特許庁

The p-type electrode is formed with inclusion of a first electrode material composed of at least one kind of material selected from among nickel (Ni), cobalt (Co), palladium (Pd) and platinum (Pt).例文帳に追加

ニッケル(Ni)、コバルト(Co)、パラジウム(Pd)、及びプラチナ(Pt)の中から選択される少なくとも一種からなる第１の電極材料を含有させてp型電極を構成する。 - 特許庁

To enhance lubricating performance of a counter face (P) between a fixed scroll (22) and a movable scroll (23) when using a centrifugal pump (37) in a low-pressure dome type scroll compressor (1).例文帳に追加

低圧ドーム型のスクロール圧縮機（1）において遠心ポンプ（37）を用いた場合に、固定スクロール（22）と可動スクロール（23）の間の対向面（P）の潤滑性能を高める。 - 特許庁

To improve integration density of cells per unit area by enabling to reduce the region of p-n junction and isolation parts and the regions formed of p-type semiconductor of cells.例文帳に追加

ｐｎ接合分離部の領域や、セルのｐ型半導体で構成される領域を小さくできるようにし、単位面積当たりのセルの集積密度を向上させる。 - 特許庁

A p-well layer 9 and an n-well layer 15 are provided in parallel on the main surface of a p-type silicon substrate 1, and an STI8 is provided selectively to the surface area of the well layer.例文帳に追加

Ｐ型シリコン基板１の主面には、Ｐウエル層９及びＮウエル層１５が並設され、ウエル層の表面部分に選択的にＳＴＩ８が設けられている。 - 特許庁

In other words, the strain gauge 24 is constituted of only a single electrically-conductive impurity that is the P-type impurity to provide the strain gauge 24 with a structure having no P-N junction.例文帳に追加

つまり、Ｐ型不純物という単一の導電型の不純物のみによって歪ゲージ２４を構成し、歪ゲージ２４がＰＮ接合が無い構造とする。 - 特許庁

To prevent a variation in the threshold voltage of a p-channel MIS transistor by preventing p-type impurities in a p-type silicon layer employed in a gate electrode from being diffused into an underlying semiconductor substrate through a gate insulation film when a high dielectric film is employed as the gate insulation film.例文帳に追加

ゲート絶縁膜として高誘電体膜を用いた場合に、ゲート電極に用いられるｐ型シリコン層中のｐ型不純物がゲート絶縁膜を通過して下地の半導体基体に拡散するのを防止し、ｐチャネルＭＩＳトランジスタのしきい値電圧の変動を防止する。 - 特許庁

In this case, the n-well 7 and p-well 11 are formed in the manner that impurity concentration peak 10 of the p-well 11 becomes deeper than impurity concentration peak 6 of the n-well 7 by adjusting ion implantation energy of n-type impurity and ion implantation energy of p-type impurity.例文帳に追加

このとき、Ｎウエル７及びＰウエル１１は、Ｎ型不純物のイオン注入エネルギー及びＰ型不純物のイオン注入エネルギーを調整することによりＰウエル１１の不純物濃度ピーク１０がＮウエル７の不純物濃度ピーク６よりも深くなるように形成される。 - 特許庁

The structure of the semiconductor switch comprises Al electrode/p-type single crystal silicon carbide layer, gradient composition layer/n-type single crystal silicon substrate/Al electrode (Al/p-SiC/GCL/n-Si/Al) while the gradient composition layer is a buffer layer between p-SiC and n-Si.例文帳に追加

前記半導体スイッチの構造は、Ａｌ電極／ｐ型単結晶炭化シリコン層／勾配組成物層／ｎ型単結晶シリコン基板／Ａｌ電極（Ａｌ/ｐ−ＳｉＣ／ＧＣＬ／ｎ−Ｓｉ／Ａｌ）を含み、前記勾配組成物層はｐ−ＳｉＣとｎ−Ｓｉの間の緩衝層である。 - 特許庁

Similarly, a CdSe-based compound semiconductor crystal is constituted to have a superlattice layer, formed by laminating p-tye CdSe and p-type ZnTe upon another or a p-type contact layer including a ZnCdSeTe graded layer on a CdSe-based compound semiconductor layer.例文帳に追加

同様に、ＣｄＳｅ系化合物半導体結晶の場合は、ＣｄＳｅ系化合物半導体層の上にｐ型ＣｄＳｅとｐ型ＺｎＴｅとが積層されてなる超格子層またはＺｎＣｄＳｅＴｅの組成勾配層を含むｐ型コンタクト層を有するようにした。 - 特許庁

This is a thin film transistor circuit board wherein an n channel region 9N to form an n-type transistor 8N and a p channel region 8P to form a p-type transistor are formed on the board, and channel doping is done at least in either the n-channel region 9N or the p channel region 9P.例文帳に追加

基板上にＮ型トランジスタ８Ｎを形成するＮチャネル領域９Ｎと、Ｐ型トランジスタを形成するＰチャネル領域８Ｐとが形成され、Ｎチャネル領域９ＮとＰチャネル領域９Ｐとの少なくとも一方の半導体層にチャネルドープがなされた薄膜トランジスタ回路基板である。 - 特許庁

In addition, when the B ions are implanted into an undoped silicon film in a p-channel MISFET formation area so as to convert it into a p-type silicon film 9p, the concentration of B of the p-type silicon film 9p adjacent to the boundary with a gate insulating film 8 is controlled to 2×10^20 atoms/cm^3 or less.例文帳に追加

また、ｐチャネル型ＭＩＳＦＥＴ形成領域のアンドープシリコン膜にＢをイオン注入してｐ型シリコン膜９ｐに変換する際、ゲート絶縁膜８との界面近傍におけるｐ型シリコン膜９ｐのＢ濃度を２×１０^２０atom/cm^３以下に制御する。 - 特許庁

Next, the controller 11 compares the pressure P and a predetermined value P0, indicates weight type meter indication value H2 on a fuel gage 10 when the pressure P is equal to or greater than the predetermined value P0 and indicates a pressure type meter indication value H1 on the fuel gage 10 when the pressure P is less than the predetermined value P0.例文帳に追加

次いで、コントローラ１１は、圧力Ｐと所定値Ｐ0 とを比較し、圧力Ｐが所定値Ｐ0 以上の場合、質量式メータ表示値Ｈ2 を燃料計１０へ表示し、圧力Ｐが所定値Ｐ0 未満の場合、圧力式メータ表示値Ｈ1 を燃料計１０へ表示する。 - 特許庁

On the p-type cladding layer, are formed a dielectric film 10 which covers the ridge portion and has an opening selectively exposing a top of the ridge portion, and a P electrode 9 in contact with a top surface and a side surface of the p-type contact layer exposed from the dielectric film.例文帳に追加

ｐ型クラッド層の上には、リッジ部を覆うように設けられ、リッジ部の上部を選択的に露出する開口部を有する誘電体膜１０と、該誘電体膜から露出したｐ型コンタクト層の上面及び側面と接触するＰ電極９とが形成されている。 - 特許庁

An n-type semiconductor layer 12, an active layer 13, a p-type semiconductor layer 14, a p-side ohmic electrode 15, a first diffusion prevention layer 16, a conductive reflective layer 17, a second diffusion prevention layer 18, and a p-side pad electrode 19 are laminated from the substrate 11 side in this order in the semiconductor laminated structure.例文帳に追加

半導体積層構造には、基板１１側から順に、ｎ型半導体層１２、活性層１３、ｐ型半導体層１４、ｐ側オーミック電極１５、第１拡散防止層１６、導電性反射層１７、第２拡散防止層１８、ｐ側パッド電極１９が積層されている。 - 特許庁

A photovoltaic cell structure, wherein a p-type light absorption layer has a localized level or an intermediate band in the forbidden band is obtained, by forming a p-n heterojunction that is laminated of an n-type semiconductor, having the forbidden band width larger than that of the light-absorbing layer on the light-incident side thereof.例文帳に追加

p型光吸収層の光入射側に、前記光吸収層よりも禁制帯幅の大きいn型半導体が積層したヘテロ接合型のpn接合の形成により、前記光吸収層は禁制帯中に局在準位または中間バンドをもつ太陽電池構造とする。 - 特許庁

A discriminator for discriminating the type of a recording medium P by irradiating the recording medium P with light arranges a plurality of discriminating means for discriminating the type of the recording medium P, linearly in a direction perpendicular to a feed direction of the recording medium on a feed path of the recording medium.例文帳に追加

記録媒体Ｐに光を照射して記録媒体Ｐの種類を判別する判別装置において、記録媒体Ｐの種類を判別する判別手段を、記録媒体の搬送路上で記録媒体の搬送方向と直交する方向に直線状に複数個配設することを特徴とする。 - 特許庁

A semiconductor device, having an implanted structure, prevents impurity atoms from bouncing out of P-type diffused layers 4 and 5 as implanted layers with an N-type thin film layer 8 as an reverse conductivity type or prevents forming the inverted layer at the channel part, by canceling the bounced out P-type impurity atoms by the N-type atoms as the reverse conductivity type.例文帳に追加

埋め込み構造を有する半導体装置において、埋め込み層であるＰ型拡散層４及び５からの不純物原子の飛び出しを反対導電型であるＮ型の薄膜層８により防止し、あるいは飛び出したＰ型の不純物原子を反対導電型であるＮ型の原子で相殺することによって、チャンネル部の反転層の形成を防止する。 - 特許庁

Thus, the concentration of the impurity in the low concentration (p)-type region being a channel can be reduced, and the breakdown voltage of the parasitic transistor formed of an epitaxial layer 13, high concentration (p)-type region 15, and (n) type source region 19.例文帳に追加

これにより、チャネルとなる低濃度ｐ型領域の不純物濃度を低くすることができるとともに、エピタキシャル層１３、高濃度ｐ型領域１５およびｎ型ソース領域１９で形成される寄生トランジスタのブレークダウン電圧を高くすることができる。 - 特許庁

A p-type current block layer 14 and an n-type current block layer 15 are formed in the spot size transformation part on a first p-type clad layer 13 formed on the waveguide layer 12, thereby preventing inflow of a current into the spot size transformation part by an inverse joint.例文帳に追加

ｐ型電流ブロック層１４及びｎ型電流ブロック層１５は、導波路層１２上に形成された第１ｐ型クラッド層１３上のスポットサイズ変換部に形成され、逆接合によってスポットサイズ変換部への電流流入を阻止する。 - 特許庁

A plurality of first peripheral transistors formed in the region other than the functional n-channel transistor in the p-type impurity region PWL are formed so that a peripheral n-type gate structure and a peripheral p-type gate structure coexist in a plan view.例文帳に追加

ｐ型不純物領域ＰＷＬの、平面視における機能用ｎチャネル型トランジスタ以外の領域に形成される複数の第１の周辺用トランジスタは、周辺用ｎ型ゲート構造体と周辺用ｐ型ゲート構造体とが混在するように形成される。 - 特許庁

Interval of the P+ type silicon regions 15 is set such that a substantially integrated depletion layer is formed by a PN junction which is formed between the N type silicon region 12 and the P+ type silicon region 15 upon application of a reverse voltage.例文帳に追加

ここで、Ｐ^＋形シリコン領域１５同士の間隔は、逆方向電圧の印加時にＮ形シリコン領域１２とＰ^＋形シリコン領域１５との間に形成されるＰＮ接合により、実質的に一体化した空乏層が形成されるように構成されている。 - 特許庁

After that, a mesa groove 8 is formed by etching the P-type semiconductor layer 3, a PN junction JC, the N-type semiconductor layer 2 and a partial thickness of the semiconductor substrate 1 so that a width of the mesa groove grows from a surface of the P-type semiconductor layer 3 toward the semiconductor substrate 1.例文帳に追加

その後、Ｐ型半導体層３の表面から、ＰＮ接合部ＪＣ、Ｎ−型半導体層２、半導体基板１の厚さ方向の途中にかけてエッチングし、半導体基板１に近づくに従って幅が大きくなるメサ溝８を形成する。 - 特許庁

In a junction structure, P+type base regions 3 located on the both sides of a trench 5 are positioned at the lower part than the lowest position of an oxide film 8, and an N-type channel layer 6 is pinched between the two P+type base regions 3 from the both sides on the bottom of the trench 5.例文帳に追加

トレンチ５の両側に位置するＰ＋型ベース領域３を酸化膜８の最下方位置よりも下方に位置させ、トレンチ５の底面においてＮ−型チャネル層６を２つのＰ＋型ベース領域３で両側から挟みこんだジャンクション構造とする。 - 特許庁

To provide an ATS-S type on-vehicle device which is not influenced by outside noise, nor influenced by ATS-P type on-vehicle device, and also to provide an ATS pick up coil installed on a train by integrating the ATS-P type on-vehicle device and the pick up coil.例文帳に追加

外部ノイズの影響を受けないとともにＡＴＳ−Ｐ形車上装置からの干渉を受けないＡＴＳ−Ｓ形車上装置及びＡＴＳ−Ｐ形車上装置と車上子を一体化して列車に設置できるＡＴＳ車上子を得る。 - 特許庁

The semiconductor laser chip 1 includes n-type clad layers 5 provided above and below a light emitting layer 6 including an active layer and having a lower refractive index than the active layer, and a p-type first clad layer 7 and a p-type second clad layer 11.例文帳に追加

本発明における半導体レーザチップ１は、活性層を含む発光層６の上方と下方に備えられるとともに活性層よりも屈折率の低いｎ型クラッド層５と、ｐ型第１クラッド層７及びｐ型第２クラッド層１１と、を備える。 - 特許庁

This oxide thin film solar cell (10) including a transparent electrode (12) and a p-type oxide semiconductor layer (14) comprises an n-type high resistance layer (13) interposed between the transparent electrode (12) and the p-type oxide semiconductor layer (14).例文帳に追加

透明電極(12)とｐ型酸化物半導体層(14)とを含む酸化物薄膜太陽電池(10)であって、透明電極(12)とｐ型酸化物半導体層(14)との間に介在するｎ型高抵抗層(13)を含むことを特徴とする酸化物薄膜太陽電池(10)とする。 - 特許庁

A semiconductor laminate structure 24 having a dummy layer 14, a p type Al(Ga)InAs lower light lockup layer 16, AlGaInAs multiple quantum well active layer 18 and an n type Al(Ga)InAs upper light lockup layer 20 is formed on a p type InP substrate 10.例文帳に追加

ｐ型ＩｎＰ基板１０上に、ダミー層１４、ｐ型Ａｌ（Ｇａ）ＩｎＡｓ下光閉込層１６、ＡｌＧａＩｎＡｓ多重量子井戸活性層１８、ｎ型Ａｌ（Ｇａ）ＩｎＡｓ上光閉込層２０を有する半導体積層構造２４を形成する。 - 特許庁

The offset drain having a multi-RESURF structure is constituted in an elevated structure by respectively laminating an elevated offset drain layer 7a and a p-type elevated offset drain layer 7b upon an n-type offset drain layer 6a, and a p-type offset drain layer 6b formed on an SOI substrate.例文帳に追加

ＳＯＩ基板上に形成されたｎ型オフセットドレイン層６ａおよびｐ型オフセットドレイン層６ｂ上にエレベーテッドオフセットドレイン層７ａおよびｐ型エレベーテッドオフセットドレイン層７ｂをそれぞれ積層し、マルチリサーフ構造を持つオフセットドレインをせり上げ構造とする。 - 特許庁

In the nitride system light-emitting device, an n-type clad layer 130, an active layer 140, a p-type clad layer 150, and an ohmic contact layer 230 are laminated on a substrate 110 in this order, and the ohmic contact layer 230 is formed of a p-type conductivity transparent oxide thin film.例文帳に追加

基板１１０、ｎ型クラッド層１３０、活性層１４０、ｐ型クラッド層１５０、オーミックコンタクト層２３０が順次に積層されており、オーミックコンタクト層２３０が、ｐ型伝導性透明酸化物薄膜により形成される窒化物系発光素子。 - 特許庁

An N-type region 5 which forms a photoelectric converting region 2, and a P-type region 6 which forms a channel stopping region 3 are arranged on the surface of a P-type silicon substrate 4, and a transparent electrode 1, consisting of polycrystalline silicon, is provided on the substrate 4 via an insulating film 7.例文帳に追加

Ｐ型シリコン基板４表面に光電変換領域２をなすＮ型領域５とチャネルストップ領域３をなすＰ+型領域６とが配置され、基板４上に絶縁膜７を介して多結晶シリコンからなる透明電極１が設けられている。 - 特許庁

In a structure and the manufacturing method that forms a relatively thick P-type epitaxial layer on an N-type semiconductor substrate for forming a CMOS in the P-type epitaxial layer, a conventional CMOS technique can be applied as is, and at the same time, the lead connecting to the tab can be used as the Vdd terminal.例文帳に追加

Ｎ型半導体基板上に比較的厚いＰ型エピタキシャル層を形成し、そこにＣＭＯＳを形成する構造と製造方法により、従来のＣＭＯＳ技術がそのまま適用できかつタブに繋がるリードをVdd端子とすることが可能となる。 - 特許庁

The effective VBM 141 of the active layer 14 is formed at an energy level higher than the VBM 131 of a Be_0.3Zn_0.7Se_0.2Te_0.8 mixed crystal configuring the p-type clad layer 13, and a junction between the active layer 14 and the p-type clad layer 13 is formed in a type I structure.例文帳に追加

活性層１４の実効的なＶＢＭ１４１が、ｐ型クラッド層１３を構成するＢｅ_0.3 Ｚｎ_0.7 Ｓｅ_0.2 Ｔｅ_0.8 混晶のＶＢＭ１３１よりも高いエネルギー準位に形成され、活性層１４とｐ型クラッド層１３との接合がタイプＩ構造になっている。 - 特許庁

The charge storage part 5 is set in a PIN-ing state during its operating state, for example, by covering the surface of an N-type region with a storage control electrode applied with a prescribed bias voltage or by forming a P-type region in the surface part of the N-type region.例文帳に追加

電荷蓄積部５は、例えばN型領域の表面を所定のバイアス電圧が印加された蓄積制御電極で覆うことにより、あるいはN型領域の表面部分にP型領域を形成することにより、動作状態時においてピンニング状態とされる。 - 特許庁

The buried semiconductor laser 1 is formed of a p-type InP substrate 2 and has a ridge 6 consisting of a first clad layer 3 made of p-type InP, an AlGaInAs distortion quantum well active layer 4 and a second clad layer 5 made of n-type InP which are laminated.例文帳に追加

埋め込み型半導体レーザ１は、ｐ型のＩｎＰ基板２を用いて形成され、ｐ型ＩｎＰからなる第１クラッド層３、ＡｌＧａＩｎＡｓ歪量子井戸活性層４、ｎ型ＩｎＰからなる第２クラッド層５を積層したリッジ部６を有している。 - 特許庁

The differential amplifier circuit is composed of P channel type transistors 1 and 2 of constant current sources, P channel type transistors 3 and 4 in which gates are applied with voltages Vin- and Vin+ of differential inputs, and an N channel type transistor 7 of an output stage.例文帳に追加

定電流源のＰチャネル型トランジスタ１、２と、差動入力の電圧Ｖｉｎ−、Ｖｉｎ＋がゲートに印加されるＰチャネル型トランジスタ３、４と、負荷のＮチャネル型トランジスタ５、６と、出力段のＮチャネル型トランジスタ７とから差動増幅回路が構成されている。 - 特許庁

The CCD solid-state imaging module includes: a CCD area sensor including an n-type substrate and a p-well formed to the n-type substrate; and an overcurrent prevention means for preventing a forward bias from being applied to a junction between the n-type substrate and the p-well.例文帳に追加

ＣＣＤ固体撮像モジュールは、ｎ型基板と前記ｎ型基板に形成されるｐウェルとを有するＣＣＤエリアセンサと、前記ｎ型基板と前記ｐウェルとの間の接合に順バイアスが印加されることを防止する過電流防止手段とを有する。 - 特許庁

Then, a p-type diffusion region 4a is formed on the surface of the n-type semiconductor layer 2 at least on the side of the gate region 3 of the drain region 4 and a drain electrode 7 is formed, so as to be connected to the p-type diffusion region 4a.例文帳に追加

そして、ドレイン領域４の少なくともゲート領域３側におけるｎ形半導体層２の表面にｐ形の拡散領域４ａが形成され、そのｐ形拡散領域４ａに接続されるようにドレイン電極７が形成されている。 - 特許庁