「bulk diffusion」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An SRAM cell has an SOI/bulk hybrid structure, where source/ drain diffusion regions 206, 208 have not reached an underlying insulator layer 212.例文帳に追加

ＳＲＡＭセルはＳＯＩ／バルク混成構造を有し、ソース／ドレイン拡散領域２０６、２０８は下地絶縁物層２１２には到達していない。 - 特許庁

To provide a memory cell which can be adapted to multiple specifications by altering at least one of metal and contact layers, while the bulk of a diffusion layer, etc. are fixed.例文帳に追加

拡散層等のバルクが固定であってメタル層、コンタクト層の少なくとも何れか１層を変更して複数の仕様に対応可能なメモリセルを提供すること。 - 特許庁

With such a structure, an electric line of force generating between the bulk transistor 10 and the SOI transistor 20 can be shut off by the impurity diffusion layer 91, and a crosstalk noise can be suppressed between the bulk transistor 10 and the SOI transistor 20.例文帳に追加

このような構成であれば、バルクトランジスタ１０と、ＳＯＩトランジスタ２０との間で生じる電気力線を不純物拡散層９１で遮断することができ、バルクトランジスタ１０とＳＯＩトランジスタ２０との間でのクロストークノイズを抑制することができる。 - 特許庁

The objective epitaxial silicon wafer is characterized in that the silicon epitaxial layer is formed on the nitrogen-doped silicon single crystal wafer, dislocation loops are contained in the bulk, the BMD density in the bulk is ≥5×108 pieces/cm3, and the carrier diffusion length is 300 to 600 μm.例文帳に追加

および、窒素がドープされたシリコン単結晶ウエーハの表面にシリコンエピタキシャル層が形成されたものであり、バルク中に転位ループと５×１０^８個／ｃｍ^３以上のＢＭＤ密度を有し、かつ、キャリアの拡散長が３００〜６００μｍであることを特徴とするエピタキシャルシリコンウエーハ。 - 特許庁

The bulk semiconductor material includes a minority charge carrier diffusion length property configured to substantially match a predetermined hole diffusion length value and a thickness configured to substantially match a predetermined photodiode layer thickness.例文帳に追加

バルク半導体材料は、予め決められた正孔拡散距離値に実質的に一致するように構成されている少数電荷担体拡散距離特性と、予め決められたフォトダイオード層厚に実質的に一致するように構成されている厚みとを含んでいる。 - 特許庁

An SOI region obtained by laminating a semiconductor layer 5 on an insulating layer 103 and a bulk region where an underlayer is composed of only a substrate are provided on a same semiconductor substrate 101, and an impurity diffusion layer 91 for fixing a potential is provided in the semiconductor substrate 101 between a bulk transistor 10 formed in the bulk region and an SOI transistor 20 formed in the SOI region.例文帳に追加

絶縁層１０３上に半導体層５が積層されてなるＳＯＩ領域と、下地が基板のみからなるバルク領域とを同一の半導体基板１０１に備え、バルク領域に形成されたバルクトランジスタ１０と、ＳＯＩ領域に形成されたＳＯＩトランジスタ２０との間の半導体基板１０１に電位固定用の不純物拡散層９１を備える。 - 特許庁

Further, an n^+ diffusion region 7 acting like a drain of the MOSFET in the MIS region and the p-GaN layer 11 of the pn diode of the bulk region are electrically connected bi a short-circuit electrode 8.例文帳に追加

そして、ＭＩＳ領域のＭＯＳＦＥＴのドレインとなるｎ^+拡散領域７と、バルク領域のｐｎダイオードのｐ−ＧａＮ層１１を、短絡電極８を介して電気的に接続する。 - 特許庁

The conductive electrode (14) shows advantageous properties such as a low or controlled oxide formation (or probably in passive state), high melting point, high bulk modulus, and low diffusion coefficient.例文帳に追加

当該導電性電極（１４）は、低い又は制御された酸化物形成（又はおそらく不動態化されている）、高い融点、高い体積弾性率、及び低い拡散率という特性を有利に示す。 - 特許庁

The gas diffusion layers 5, 6 have through holes with an average diameter in the range 15-45 μm and the specific surface area in the range 0.25-0.55 m^2/g, and have a bulk density in the range 0.35-0.55 g/cm^3.例文帳に追加

ガス拡散層５，６は、１５〜４５μｍの範囲の平均径と０．２５〜０．５ｍ^２／ｇの範囲の比表面積とを有する貫通孔を備えると共に、０．３５〜０．５５ｇ／ｃｍ^３の範囲の嵩密度を備える。 - 特許庁

The bulk density is greater, a placement thickness is relatively smaller and the rate of short or small coals is higher to improve the diffusion efficiency of noises, while a specific surface area is larger to improve moisture control performance.例文帳に追加

この発明は、嵩密度を大きくして敷設厚みを相対的に薄くし、短いもしくは小さな炭の占める割合を高くして音の拡散効率を高めつつ、比表面積を大きくして調湿性能も向上させる。 - 特許庁

At this time, a continuous part of a buried oxide film 13 between an active layer 11 and a bulk layer 12 is extinguished by heat diffusion of the oxygen included in the buried oxide film 13 to form a partial SOI structure.例文帳に追加

その際、埋め込み酸化膜１３のうち、活性層１１とバルク層１２とを連続させる一部の領域が、埋め込み酸化膜１３に含まれた酸素の熱拡散によって消滅し、部分ＳＯＩ構造が形成される。 - 特許庁

The bulk semiconductor device has a charge interrupting film 7 formed below storage nodes 1 and 2 for storing data and has a MOSFET in which a channel part 12 between diffusion layers (1, 6) of a source and a drain is electrically connected to a substrate 11.例文帳に追加

本発明のバルク半導体デバイスは、データを保持する蓄積ノード１、２の下方に電荷遮断膜７が形成され、かつ、ソース・ドレインの拡散層間（１、６）との間のチャネル部１２が基板１１と電気的に接続されているＭＯＳＦＥＴを有する。 - 特許庁

To provide an insecticidal tool that is compact in bulk, when exhibited on the market or put away for storing, can easily be assembled in use and can show the insecticidal effect in a relatively wide space, for example, in a room or the like with increased diffusion efficiency of the insecticidal components.例文帳に追加

市販状態及び収納状態においては嵩が小さくコンパクトであり、使用時には、組み立てが容易であって、かつ殺虫成分の放散効率を高めて室内等の比較的広い空間での効能を発揮し得る殺虫器を提供する。 - 特許庁

To provide a silicon wafer etching method that effectively removes Cu together with a wafer surface layer by etching while preventing diffusion of metal impurities such as Cu or the like from the wafer surface layer to a bulk part when etching a silicon wafer.例文帳に追加

シリコンウェーハをエッチングする際に、ウェーハの表層からバルク部へのＣｕ等の金属不純物の拡散を防止しながら、ウェーハ表層と共にＣｕを効果的にエッチング除去することができるシリコンウェーハのエッチング方法を提供することを目的とする。 - 特許庁

The apparatus also includes a dead layer (86) coupled to the light-illumination side of the bulk semiconductor material, the dead layer having a thickness configured to substantially match a predetermined thickness value and wherein an absolute value of a thermal coefficient of gain due to the minority carrier diffusion length property of the bulk semiconductor material is configured to substantially match an absolute value of a thermal coefficient of gain due to the thickness of the dead layer (86).例文帳に追加

装置はまた、バルク半導体材料の光照射面に結合されており予め決められた厚み値に実質的に一致するように構成されている厚みを有する不感層（８６）を含んでおり、バルク半導体材料の少数担体拡散距離特性による熱利得係数の絶対値が、不感層（８６）の厚みによる熱利得係数の絶対値に実質的に一致するように構成されている。 - 特許庁

In a vacuum vessel, a thin film having a microcrystalline structure composed of a single metal or alloy having a bulk diffusion coefficient at room temperature of not less than 1×10^-55 (m^2/s) and a free energy of oxide formation at room temperature of not less than -330 (kJ/mol of compounds) is formed on a smooth surface of each of two substrates.例文帳に追加

真空容器内において，平滑面を有する２つの基体それぞれの前記平滑面に，室温における前記体拡散係数を１×１０^-55(m^2/s)以上とし，且つ，室温における酸化物の生成自由エネルギーを−３３０(kJ/mol of compounds)以上とする単金属又は合金から成る微結晶構造の薄膜を形成する。 - 特許庁

The reactor includes: porous catalyst materials 106 arranged in reactor microchannels being reaction chambers between which bulk flow paths 102 and 104 are formed, wherein the porous catalyst materials have a pore diameter sufficiently enough to permit molecule diffusion in the materials and the reactor microchannels are positioned to be adjacent to microchannels 400 for heat transfer.例文帳に追加

反応チャンバである反応器マイクロチャネル内に多孔性触媒物質１０６を配設してその間にバルク流路１０２、１０４を形成し、多孔性触媒物質は多孔性触媒物質内で分子拡散を行わせるために十分大きい孔径を有し、反応器マイクロチャネルに熱移動用マイクロチャネル４００を隣接させる。 - 特許庁