「cache switch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CACHE CONTROL METHOD IN STORAGE AREA NETWORK, SWITCH DEVICE, AND PROGRAM例文帳に追加

ストレージエリアネットワークにおけるキャッシュ制御方法、スイッチ装置及びプログラム - 特許庁

The switch 116 is coupled through a switch output port connection 120 for sending the resource information request to the web proxy cache 118 to the web proxy cache.例文帳に追加

スイッチ１１６は、リソース情報要求をウェブ・プロキシ・キャッシュ１１８へ送るスイッチ出力ポート接続１２０を介してウェブプロキシ・キャッシュに結合する。 - 特許庁

MEDIUM STORAGE DEVICE, CACHE SEGMENT SWITCH METHOD FOR THE SAME, AND MEDIUM STORAGE SYSTEM例文帳に追加

媒体記憶装置、媒体記憶装置のキャッシュセグメント切り替え方法、及び媒体記憶システム - 特許庁

When accessing data, host computers send packets to the cache memory through the switch.例文帳に追加

ホストコンピュータはデータをアクセスするときパケットをスイッチを介してキャッシュメモリに送出する。 - 特許庁

A plurality of host computers 101 and 102 and secondary storage devices 110 and 120 are connected with one another through a switch 103, and a cache memory 107 having a cache controller 104 common to the secondary storage devices is connected to the switch in parallel with the second storage devices.例文帳に追加

複数のホストコンピュータ101,102と２次記憶装置110,120はスイッチ103を介して接続され、２次記憶装置に共通のキャッシュコントローラ104を備えるキャッシュメモリ107が２次記憶装置と並列にスイッチに接続される。 - 特許庁

To improve data access performance by effectively utilizing a cache memory, in a data storage system using a switch.例文帳に追加

スイッチを用いたデータ記憶システムにおいて、キャッシュメモリを有効に活用してデータアクセス性能を向上することにある。 - 特許庁

The page buffer circuit includes a cache latch circuit including first and second cache latch nodes, a switch circuit for selectively connecting the second cache latch node to the latch input node, and a shared sense circuit connected between the latch input node and a reference potential.例文帳に追加

ページバッファ回路はまた、第１及び第２キャッシュラッチノードを含むキャッシュラッチ回路と、ラッチ入力ノードに第２キャッシュラッチノードを選択的に連結するスィッチ回路と、ラッチ入力ノードと参照電位との間に連結された共有感知回路を含む。 - 特許庁

A cache system is provided with a switch that divides a request received from a plurality of clients into a plurality of proxy nodes and transmits, the plurality of proxy nodes that transmit the request received from the switch to at least one cache node among a plurality of cache nodes, and the plurality of cache nodes that process the request received from at least one proxy node among the plurality of proxy nodes.例文帳に追加

キャッシュシステムは、複数のクライアントから受信したリクエストを複数のプロキシノードに分散して伝達するスイッチと、スイッチから受信するリクエストを複数のキャッシュノードのうち少なくとも１つのキャッシュノードに伝達する複数のプロキシノードと、複数のプロキシノードのうち少なくとも１つのプロキシノードから受信したリクエストを処理する複数のキャッシュノードとを備える。 - 特許庁

The processing satellite web proxy cache subsystem for a satellite payload 106 is provided with an uplink demodulator/decoder 108 for recovering the resource information request from a satellite uplink, cache memory 210, proxy cache 118 provided with a processor 204, and switch 116 coupled to the uplink demodulator/decoder and the web proxy cache.例文帳に追加

衛星ペイロード１０６のための処理用衛星プロキシ・キャッシュ・サブシステムは、衛星アップリンクからリソース情報要求を回復するアップリンク復調・復号器１０８と、キャッシュメモリ２１０、プロセッサ２０４を含むプロキシ・キャッシュ１１８と、アップリンク復調・復号器及びウェブ・プロキシ・キャッシュに結合されたスイッチ１１６とを備える。 - 特許庁

This network switch determines that a specified content is hot, and directs flow to one or more cache servers.例文帳に追加

本発明は特定のコンテントがホットであることを決定し、フローを一つ或いは複数のキャッシュサーバに向ける網交換機に係る。 - 特許庁

The branch/prefetch determining part 17, on receiving a prefetch request signal, sets a cache access mode switch signal at "L" level.例文帳に追加

分岐・プリフェッチ判定部１７は、プリフェッチ要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｌ」レベルに設定する。 - 特許庁

A branch/prefetch determining part 17, on receiving a branch request signal, sets a cache access mode switch signal at "H" level.例文帳に追加

分岐・プリフェッチ判定部１７は、分岐要求信号を受け取ったときには、キャッシュアクセスモード切替信号を「Ｈ」レベルに設定する。 - 特許庁

To provide a cache control method, a switch device and a program of high locality of data, and light load of a cache operation without changing a host device and a storage device in a storage area network.例文帳に追加

ストレージエリアネットワークについて、ホスト装置及び記憶装置を変更することなく、データの局所性が高く、且つキャッシュ動作の負荷が軽い、キャッシュ制御方法、スイッチ装置及びプログラムを提供する。 - 特許庁

To realize the effective use of a band having a full duplex path at a low cost in the case of using the full duplex path for connection between a switch part and a cache memory part in a switch connection type disk array.例文帳に追加

スイッチ接続型ディスクアレイにおいて、スイッチ部とキャッシュメモリ部との接続に全二重パスを使用した場合に、全二重パスの持つ帯域の有効利用を低コストで実現すること。 - 特許庁

Upon receiving a connection destination switch request from a cache server A, a content server S transmits a connection destination search request to lower level servers.例文帳に追加

キャッシュサーバＡは、接続先切り替え要求を受信したコンテンツサーバＳは、接続先検索要求を下位サーバに対して送信する。 - 特許庁

By locking these frames that have been most used at the start of switch or interrupt of a task, the cache performance is improved.例文帳に追加

これら最近最も使用されたフレームをタスクのスイッチ或いは割り込みの開始においてロックすることで、キャッシュの性能の改善が図られる。 - 特許庁

Furthermore, upon receiving the responses, the content server S selects the one with the smallest load difference among the responding servers as a switch destination, calculates a post-switch load on itself using the load difference included in the connection switch request, determines its connectivity, and notifies the switch destination to the cache server A which transmitted the connection destination switch request.例文帳に追加

そして、コンテンツサーバＳは、応答を受信した場合に、応答したサーバの中から負荷差分が最も小さいサーバを切り替え先とし、接続切り替え要求に含まれる負荷差分を用いて切り替え発生後の自身に対する負荷を計算して接続可否を判定し、接続先切り替え要求を送信したキャッシュサーバＡに対して、切り替え先を通知する。 - 特許庁

On the basis of an SCSI message 20 sent from an SCSI adapter 6 through an SCSI bus 7, the cache controller 12 can switch the control mode of discharging operation of data held in the cache memory 11 for each of data.例文帳に追加

キャッシュ制御装置１２は、ＳＣＳＩアダプタ６からＳＣＳＩバス７を介して送られてきたＳＣＳＩメッセージ２０に基づいて、キャッシュメモリ１１で保持されるデータの追い出し動作の制御モードをデータごとに切り替えることができる。 - 特許庁

To provide a cache memory in which tag information can be processed at high speed by using a column switch with a logic operation function and an access time is shortened.例文帳に追加

論理演算機能付きカラムスイッチを用いることによって高速にタグ情報を処理でき、アクセス時間の短縮が図れるキャッシュメモリを提供する。 - 特許庁

When a cache miss is caused in the cache memory, a disk array management table 107 is referred to and a port to which the secondary storage device corresponding to a logical volume in the packet is connected is specified to access the secondary storage device, and data sent from the secondary storage device are stored in the cache memory, and the data are transferred to the host computers through the switch.例文帳に追加

キャッシュメモリでキャッシュミスが生じたときは、ディスクアレイ管理テーブル107を参照してパケット内の論理ボリュームに対応する２次記憶装置が接続されているポートを特定して２次記憶装置をアクセスし、２次記憶装置から送られてくるデータをキャッシュメモリに格納し、データをスイッチを介してホストコンピュータに転送する。 - 特許庁

This system is provided with: a layer-2 switch accommodating a plurality of subscriber terminals; and a router device which is connected to the layer-2 switch and manages IPv6 addresses of the subscriber terminals and a link layer address using a neighbor cache.例文帳に追加

本発明は、複数の加入者端末を収容するレイヤ２スイッチと、レイヤ２スイッチに接続され、加入者端末のＩＰｖ６アドレスとリンク層アドレスを近隣キャッシュによって管理するルータ装置とを備える。 - 特許庁

A CPU 11 downloads the power down mode program 33 from the RAM 31 to the cache memory 12 to operate the small-volume closed program in a switch from a normal mode to the power down mode.例文帳に追加

ＣＰＵ１１は、ノーマルモードからパワーダウンモードに切換える際に、ＲＡＭ３１からパワーダウンモードプログラム３３を、キャッシュメモリ１２にダウンロードし、小容量で閉じたプログラムを実行する。 - 特許庁

To switch the number of segments at high speed in accordance with the amount of continuous data transfer of an external device, as regards a medium storage device for switching the number of segments of a cache memory in accordance with the amount of transfer from the external device.例文帳に追加

外部デバイスからの転送量に応じてキャッシュメモリのセグメント数を切り替える媒体記憶装置に関し、外部デバイスの連続データ転送量に応じて、高速にセグメント数を切り替える。 - 特許庁

Concerning the information processor of a multiprocessor system connecting plural processors and plural main memories through a switch type main memory controller, while adopting a control system for performing the coherence control of a cache by holding the copy of the tag of the cache and while relaxing performance reduction caused by false sharing, barrier synchronism between processors is performed at a high speed.例文帳に追加

複数のプロセッサと複数の主記憶をスイッチ型主記憶制御装置で接続したマルチプロセッサ方式の情報処理装置で、キャッシュのコヒーレンス制御をキャッシュのタグのコピーを保持することにより行う制御方式をとりながら、フォールスシェアリングによる性能低下を緩和しつつ、プロセッサ間のバリア同期を高速に行う。 - 特許庁

Besides, a packet sending part 311 is provided for sending packets at a time interval shorter than time-out time of the station cache in the network repeater (switch) through the network to a transmitting side video transmitting apparatus.例文帳に追加

また，送信側の映像伝送装置へネットワークを介してネットワーク中継装置（スイッチ）におけるステーションキャッシュのタイムアウト時間より短い時間間隔でパケットを送出するパケット送出部３１１を備える。 - 特許庁

A DKC 5 comprises clusters A40 and cluster B50 having mutually different AC supply sources and each cluster is composed of channel adapter modules, disk adapter modules, switch modules, and one cache module.例文帳に追加

ＤＫＣ５は、各々ＡＣ供給元を異にするクラスタＡ（４０）及びクラスタＢ（５０）から構成され、各クラスタは複数のチャネルアダプタモジュール、複数のディスクアダプタモジュール、複数のスイッチモジュール及び１つのキャッシュモジュールで構成できる。 - 特許庁

A DKC 5 is composed of a cluster A(40) and a cluster B(50) having AC supply sources different from each other, and each of the clusters can be composed of a plurality of disk adapter modules, a plurality of switch modules and a single cache module.例文帳に追加

ＤＫＣ５は、各々ＡＣ供給元を異にするクラスタＡ（４０）及びクラスタＢ（５０）から構成され、各クラスタは複数のチャネルアダプタモジュール、複数のディスクアダプタモジュール、複数のスイッチモジュール及び１つのキャッシュモジュールで構成できる。 - 特許庁

In one aspect of an embodiment, the data switch interconnect is coupled to each of the processor cores by each data cache, and the messaging network is coupled to each of the processor cores by each message station.例文帳に追加

本発明の１つの実施態様の１つの側面では、データスイッチ相互接続がプロセッサコアのそれぞれにそれぞれのデータキャッシュによって接合されており、メッセージングネットワークがプロセッサコアのそれぞれにそれぞれのメッセージステーションによって接合されている。 - 特許庁

This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.例文帳に追加

複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁

When a main power source switch, arranged inside the image processing apparatus, becomes operable after opening the front door of the apparatus (S111:Yes), the input of the image data is stopped (S114), and carries carry out synchronous processing for transferring the data of the cache memory to the hard disk device and preserving the data (S115).例文帳に追加

そして、画像処理装置の前扉が開放されて装置内部に設けれた主電源スイッチが操作可能となった場合には（Ｓ１１１；Ｙｅｓ）、画像データの入力を停止し（Ｓ１１４）、キャッシュメモリのデータをハードディスク装置に転送して保存する同期処理を実行する（Ｓ１１５）。 - 特許庁

When writing the data stored in an external hard disk device 50 into a recording medium 32, a picture for prohibiting to power-off the on-vehicle hard disk device 30 is displayed on a display device 22, and the data inputted by a bus switch 38 is stored in the write cache memory 34.例文帳に追加

外付けハードディスク装置５０に記憶されているデータを記録媒体３２へ書き込む際に、表示装置２２に、車載用ハードディスク装置３０の電源のオフを不許可にする表示を行い、バス切替器３８により入力されたデータがライトキャッシュメモリ３４に格納されるようにする。 - 特許庁

As an output signal of the column switch is amplified by the sense amplifier, coincidence/noncoincidence of tag information and an address is judged in accordance with it, a bit signal is generated, XOR operation for each bit of coincidence judgment is performed for a read-out signal of small amplitude on a bit line, operation speed is increased, and an access time of a cache memory is shortened.例文帳に追加

センスアンプによってカラムスイッチの出力信号が増幅され、それに応じてタグ情報とアドレスの一致／不一致が判断され、ヒット信号が生成されるので、一致判断のビット毎ＸＯＲ演算はビット線上の小振幅の読み出し信号に対して行われ、演算の高速化を実現でき、キャッシュメモリのアクセス時間を短縮できる。 - 特許庁

The power source switch control unit inputs a hit rate from respective cache hit count parts to identify power source regions where a large hit rate occurs and those in which a small hit rate occurs and when it is detected that a difference between the two hit rates exceeds a preset threshold, switches power supply to the power source regions of low hit rate to off.例文帳に追加

電源スイッチ制御部は各キャッシュヒット計数部からのヒット率を入力して，大きいヒット率を発生する電源領域と小さいヒット率を発生する電源領域を識別し，２つのヒット率の差が予め設定された閾値を越えたという条件を満たすことを検出すると，ヒット率の低い電源領域への電源供給をオフに切替えるよう構成する。 - 特許庁

The processor includes: a calculating means; the plurality of register files which are connected to the calculating means via a crossbar switch and where RAMs with reduced ports and a large capacity are interleaved; and a register cache for storing the calculation result of the calculating means, writing back a calculation result to the register files via the crossbar, and outputting storage data to the calculating means via a path bypassing the crossbar.例文帳に追加

プロセッサは、演算手段と、演算手段にクロスバースイッチを介して接続する複数の少ポート大容量のＲＡＭをインタリーブ化したレジスタファイルと、演算手段の演算結果を格納し、クロスバーを介して演算結果をレジスタファイルに書き戻すと共に、クロスバーをバイパスするパスを介して演算手段に格納データを出力するレジスタキャッシュとを含む。 - 特許庁