| 例文 |
clock driveの部分一致の例文一覧と使い方
該当件数 : 367件
LOCKING MECHANISM FOR CLOCK DRIVE MODULE例文帳に追加
時計駆動モジュールのためのロック機構 - 特許庁
CLOCK GENERATION CIRCUIT OF OPTICAL DISK DRIVE例文帳に追加
光ディスク装置のクロック発生回路 - 特許庁
CLOCK GENERATION CIRCUIT, CLOCK GENERATION METHOD AND OPTICAL DISK DRIVE例文帳に追加
クロック生成回路、クロック生成方法及び光ディスク装置 - 特許庁
CLOCK DRIVER CIRCUIT AND DRIVE METHOD THEREOF例文帳に追加
クロックドライバ回路及びその駆動方法 - 特許庁
DRIVE GEAR FOR INTEGRATION INTO CLOCK MOVEMENT例文帳に追加
時計ムーブメントに組み込まれる駆動歯車 - 特許庁
CLOCK GENERATING CIRCUIT, AND DISK DRIVE APPARATUS例文帳に追加
クロック発生回路、およびディスク駆動装置 - 特許庁
PIEZOELECTRIC DRIVE DEVICE, CONTROL METHOD OF PIEZOELECTRIC DRIVE DEVICE, AND ELECTRONIC CLOCK例文帳に追加
圧電駆動装置、圧電駆動装置の制御方法、電子時計 - 特許庁
DRIVE UNIT OF PIEZOELECTRIC ACTUATOR, CLOCK, AND ELECTRONIC APPARATUS例文帳に追加
圧電アクチュエータの駆動装置、時計、および電子機器 - 特許庁
CLOCK RECOVERY METHOD, DRIVE FOR READING STORAGE MEDIUM, AND CLOCK RECOVERY CIRCUIT例文帳に追加
クロック回復方法、記憶媒体を読出すためのドライブ、およびクロック回復回路 - 特許庁
CLOCK SUPPLY BIAS CIRCUIT AND SINGLE-PHASE CLOCK DRIVE DIVIDING CIRCUIT例文帳に追加
クロック供給バイアス回路及びそれを用いた単相クロック駆動分周回路 - 特許庁
PLL CLOCK GENERATOR, OPTICAL DISC DRIVE AND METHOD FOR CONTROLLING PLL CLOCK GENERATOR例文帳に追加
PLLクロック発生器、光ディスク装置およびPLLクロック発生器の制御方法 - 特許庁
A synchronization deciding part 1405 decides whether the drive clocks from the first drive clock to the fourth driving clock are all synchronized.例文帳に追加
同期判定部1405は、第1の駆動クロック〜第4の駆動クロックがすべて同期するか否かを判定する。 - 特許庁
METHOD OF WRITING INITIAL CLOCK PATTERNS AND MAGNETIC DISK DRIVE例文帳に追加
初期クロックパターン書き込み方法及び磁気ディスク装置 - 特許庁
MOTOR DRIVE CONTROL CIRCUIT, SEMICONDUCTOR DEVICE, ELECTRONIC CLOCK AND ELECTRONIC CLOCK WITH POWER GENERATOR例文帳に追加
モータ駆動制御回路、半導体装置、電子時計および発電装置付き電子時計 - 特許庁
The pocket trick-action type clock comprises the mechanism materials 5 and the mechanism drive constitutionally independent from the clock drive.例文帳に追加
携帯からくり時計は時計駆動部とは独立した構成でからくり部材5およびからくり駆動部を形成する。 - 特許庁
To provide a method, circuit, and drive for improving clock recovery in clock/data signals.例文帳に追加
クロック/データ信号におけるクロック回復を改善するための方法、回路、およびドライブを提供する。 - 特許庁
A drive/control clock generating circuit 404 uses the frequency-modulated clock to generate a clock which includes a drive signal and a control signal synchronously with the prescribed period.例文帳に追加
駆動・制御クロック発生回路404は、周波数変調されたクロックを用いて駆動信号及び制御信号を含むクロックを、上記所定周期に同期して発生する。 - 特許庁
The clock signal CLK is supplied to the clock wiring network 11-14 by a clock bus group 30 arranged with tree structure and a clock drive control gates 21-24.例文帳に追加
クロック信号CLKは、ツリー構造で配置されたクロックバス群30およびクロック駆動制御ゲート21〜24によって、クロック配線網11〜14に供給される。 - 特許庁
Preferably, the scanning circuit is such that a clock signal needed to drive it is a single-phase clock signal.例文帳に追加
走査回路はこれを駆動するために必要なクロック信号が1相のクロック信号である構成とすると良い。 - 特許庁
A rotary encoder 37 is provided on the drive roller 32 to generate a clock pulse.例文帳に追加
駆動ローラ32にロータリエンコーダ37を設けてクロックパルスを発生させる。 - 特許庁
A clock signal CLK2 is a signal to be supplied to a drive signal generation circuit for generating the drive signal COM, and the drive signal generation circuit synchronizes with the clock signal CLK2 to generate the drive signal COM.例文帳に追加
また、クロック信号CLK2は、駆動信号COMを生成する駆動信号生成回路に供給される信号であり、駆動信号生成回路はクロック信号CLK2に同期して駆動信号COMを生成する。 - 特許庁
The second clock generating section generates a second clock signal whose frequency is (n) times that of the first clock signal, and the second clock signal is used to drive an image pickup means, the memory section and the pre-encoder section.例文帳に追加
第2のクロック生成部からは、第1のクロック信号のn倍の第2のクロック信号が生成され、この第2のクロック信号で撮像手段、メモリ部およびプリエンコーダ部が駆動される。 - 特許庁
A reference clock signal is output from a single reference clock oscillation source 15, and a divided clock signal dividing the reference clock signal by mutually different dividing ratio is supplied to each drive circuit 10, 11, 12, 19 as the control clock signal.例文帳に追加
1つの基準クロック発振源15から出力される基準クロック信号を互いに異なる分周比で分周した分周クロック信号が、各駆動回路10、11、12、19に制御クロック信号として供給される。 - 特許庁
In timing analysis of a flip-flop circuit, a path to a falling clock drive flip-flop from a rising drive flip-flop and a path to the rising clock drive flip-flop from the falling clock drive flip-flop are extracted, operation margins of the paths are analyzed, and the duty tolerance of a drive clock is calculated by a worst margin value of an analysis result.例文帳に追加
フリップフロップ回路のタイミング解析時に、立ち上がり駆動フリップフロップから立ち下がりクロック駆動フリップフロップへのパス及び、立下がりクロック駆動フリップフロップから立ち上がりクロック駆動フリップフロップへのパスを抽出し、これらパスの動作マージンを解析し、解析結果のワーストのマージン値より駆動クロックのデューティ耐力を算出するように構成する。 - 特許庁
A recording clock generating circuit 9 is provided in the laser drive waveform generating circuit 2 for generating a clock of frequency that is higher than that of a synchronous clock 202.例文帳に追加
また、記録クロック生成回路9をレーザ駆動波形生成回路2に持たせ、同期クロック202より高周波数のクロックを生成する構成としている。 - 特許庁
VARIABLE CLOCK GENERATION CIRCUIT AND SERVO DRIVE DEVICE PROVIDED WITH THE SAME例文帳に追加
可変クロック発生回路および可変クロック発生回路を備えたサーボドライブ装置 - 特許庁
An image sensor drive section 6 drives an image sensor 4 in a drive timing just after the step motor 2 is driven among drive timing for each image sensor drive period on the basis of a 1st clock given from a 1st clock source 5.例文帳に追加
イメージセンサ駆動部6は、第1クロック源5から与えられる第1クロックに基づいて求めたイメージセンサ駆動周期毎の駆動タイミングのうちでステップモータ2が駆動された直後の駆動タイミングにてイメージセンサ4を駆動する。 - 特許庁
The clock signal of a drive frequency is formed by supplying the original oscillation signal from a terminal 1 to a frequency divider circuit 2, and this clock signal is supplied to a clock system counter 3 and a clock system decoder 4.例文帳に追加
端子1からの原発振信号が分周回路2に供給されて駆動周波数のクロック信号が形成され、このクロック信号がクロック系カウンタ3及びクロック系デコーダ4に供給される。 - 特許庁
To reduce a circuit scale by reducing the number of output terminals of a clock drive circuit.例文帳に追加
クロック駆動回路の出力端子数の削減により、回路規模を削減する。 - 特許庁
Various clock signals, including a vertical drive signal, are generated by a timing generator 6 drive a CCD 2.例文帳に追加
CCD2をタイミング発生器6が発生する垂直駆動信号を含む各種のクロック信号によって駆動する。 - 特許庁
The master clock is GPS-calibrated, and an accurate clock is used to drive NCOs for the mobile telephone part and host CPU.例文帳に追加
マスタクロックはGPS較正され、携帯電話部及びホストCPU用のNCOを駆動するために正確なクロックが使用される。 - 特許庁
This semiconductor integrated circuit has: a clock generation circuit (15); clock selection circuits (34, 35) selecting a generated clock signal by a mode signal; clock driver circuits (37, 38) allowing input of the selected clock signal to perform driving by relatively large drive force or small force; and drive force selection circuits (46, 47) selecting the drive force.例文帳に追加
クロック発生回路(15)と、発生されたクロック信号をモード信号によって選択するクロック選択回路(34,35)と、選択されたクロック信号を入力して相対的に大きな駆動力又は小さな駆動力で駆動するクロックドライバ回路(37,38)と、前記駆動力を選択する駆動力選択回路(46,47)とを有する。 - 特許庁
To enable the last stage drive clock to secure a cross point between fall of a first phase transfer clock and rise of a second phase transfer clock by a phase adjustment means.例文帳に追加
最終段駆動クロックを位相調整手段で第1相転送クロックの立ち下がりと第2相転送クロックの立ち上がりのクロスポイントが確保できるようにする。 - 特許庁
When the PCI clock 112 is supplied, a drive signal for outputting circuit 124 outputs an operation signal to a cooling fan drive circuit 122, and when the PCI clock 112 is stopped, the drive signal outputting circuit 124 outputs a stop signal to the cooling fan drive circuit 122.例文帳に追加
駆動信号出力回路124はPCIクロック112が供給されると作動信号を冷却ファン駆動回路122へ出力し、PCIクロック112が停止されると停止信号を冷却ファン駆動回路122へ出力する。 - 特許庁
To provide a PWM drive circuit that copes with the change of frequency of an external clock.例文帳に追加
外部クロックの周波数変化に対処したPWM駆動回路を提供する。 - 特許庁
This optical disk drive has a mark for clock synchronization and a recordable data part on tracks.例文帳に追加
トラック上にクロック同期用マークと記録可能なデータ部を有する光ディスク装置である。 - 特許庁
When no annealing is performed, a drive clock pulse generated in an X-Y table system is used as the drive clock pulse of the X-Y table system; but when annealing is performed, the operation clock pulse of a laser oscillator is supplied to the X-Y table system and used as the drive clock pulse of the system.例文帳に追加
非アニール処理時は、X−Yテーブル装置内部で発生した駆動クロックパルスを前記X−Yテーブル装置の駆動クロックパルスとして使用するが、アニール処理時は、レーザ発振器の動作クロックパルスを前記X−Yテーブル装置に供給して、前記動作クロックパルスをX−Yテーブル装置の駆動クロックパルスとして使用する。 - 特許庁
A drive frequency output circuit 13 outputs a clock signal of the drive frequency determined by the frequency determination circuit 12.例文帳に追加
駆動周波数出力回路13は、周波数決定回路12が決定した駆動周波数のクロック信号を出力する。 - 特許庁
The drive force selection circuit selects the drive force of the clock driver circuit according to control information set in a control register.例文帳に追加
駆動力選択回路は、制御レジスタに設定された制御情報に従ってクロックドライバ回路の駆動力を選択する。 - 特許庁
FORMATTER DRIVE CLOCK GENERATING METHOD, FORMATTER DRIVE COMMAND PULSE COLUMN GENERATING METHOD, OPTICAL DISK ORIGINAL DISK EXPOSING APPARATUS, AND OPTICAL RECORDING MEDIUM例文帳に追加
フォーマッタ駆動クロック生成方法、フォーマッタ駆動指令パルス列生成方法、光ディスク原盤露光装置及び光記録媒体 - 特許庁
To provide a servo track writer for a hard disk drive capable of easily sensing a clock signal recorded on the hard disk drive.例文帳に追加
ハードディスクドライブに記録されたクロック信号を容易に感知することができるハードディスクドライブ用サーボトラックライターを提供する。 - 特許庁
A vertical drive pulse generating circuit 2 uses the basic clock signal to produce four vertical drive pulse signals V1 to V4.例文帳に追加
垂直駆動パルス発生回路2は、基本クロック信号を用いて4つの垂直駆動パルス信号V1〜V4を発生する。 - 特許庁
A clock signal obtained from a pixel clock drives both frequency circuits of the lamp drive circuit and the integration time of the image sensor (230).例文帳に追加
画素クロックから得られるクロック信号が、ランプ駆動回路とイメージセンサの積分時間の両方の周波数回路を駆動する(230)。 - 特許庁
As a result, as soon as a CCD drive clock CK is generated and outputted, a signal processing clock S/H and an A/D clock, whose phase and modulation period are controlled, are generated and outputted.例文帳に追加
その結果、CCD駆動クロックCKの生成出力と同時に、位相・変調周期が制御された信号処理クロックS/H及びA/Dクロックの生成出力が行われる。 - 特許庁
For this purpose, a clock generating means 89 generates a clock signal HCK used as the operating reference of the horizontal drive circuit 17, and a clock signal DCK having a pulse wider than the HCK.例文帳に追加
この為、クロック生成手段89は、水平駆動回路17の動作基準となるクロック信号HCKと、これに対してパルス幅が長いクロック信号DCKを生成する。 - 特許庁
Each source drive unit has a flip-flop to be operated in synchronization with a clock signal and an inverter which inverts the clock signal and outputs the inverted clock signal to the source driver unit of the next stage.例文帳に追加
各ソースドライバユニットは、クロック信号に同期して動作するフリップフロップと、そのクロック信号を反転させて次段のソースドライバユニットに出力するためのインバータとを有する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|