「clock frequency」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To make frequency control of a clock signal more properly.例文帳に追加

クロック信号の周波数制御をより好適に行うこと。 - 特許庁

INFORMATION-PROCESSING DEVICE, METHOD FOR VERIFYING PROCESSOR OPERATIONAL CLOCK FREQUENCY, AND PROGRAM FOR VERIFYING PROCESSOR OPERATIONAL CLOCK FREQUENCY例文帳に追加

情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム - 特許庁

FREQUENCY COMPARATOR AND CLOCK EXTRACT CIRCUIT USING THE SAME例文帳に追加

周波数比較器及びこれを用いたクロック抽出回路 - 特許庁

A frequency of the clock signal is detected in the inspection device.例文帳に追加

検査装置では、クロック信号の周波数を検出する。 - 特許庁

PROCESSING APPARATUS, METHOD OF DETERMINING CLOCK FREQUENCY, AND COMPUTER PROGRAM例文帳に追加

処理装置、クロック周波数決定方法、及びコンピュータプログラム - 特許庁

BUS CLOCK FREQUENCY MANAGEMENT BASED ON CHARACTERISTIC OF APPLICATION PROGRAM例文帳に追加

アプリケーションプログラムの特性に基づくバスクロック周波数管理 - 特許庁

ELECTRONIC APPARATUS AND CLOCK FREQUENCY CORRECTION METHOD OF INTERNAL TIMEPIECE例文帳に追加

電子機器及び内部時計のクロック周波数補正方法 - 特許庁

A delay circuit 85 has at least one inverter, and outputs a delayed frequency divided clock delayed at the frequency divided clock.例文帳に追加

遅延回路８５は、少なくとも１つのインバータからなり、分周クロックを遅延させた遅延分周クロックを出力する。 - 特許庁

A frequency divider 11 divides an output clock CLK_B.例文帳に追加

分周器１１は出力クロックＣＬＫ＿Ｂを分周する。 - 特許庁

METHOD OF ADJUSTING REFERENCE CLOCK FREQUENCY AND RELAY DEVICE例文帳に追加

基準クロック周波数調整方法および中継装置 - 特許庁

The synchronous operation control circuit 20 also has a first frequency division circuit 36 generating a driving clock signal obtained by frequency-dividing the system clock signal by m.例文帳に追加

システムクロック信号をｍ分周した駆動クロック信号を生成する第１分周回路３６を備える - 特許庁

A PLL circuit 28 multiplies the inputted clock to generate a pixel clock (pixck) having the same frequency as that of a pixel frequency.例文帳に追加

入力されたクロックをＰＬＬ回路２８により逓倍し、画素周波数と同じ周波数の画素クロック（pixck）を生成する。 - 特許庁

The clock frequency corresponding to the temperature is read from the data table and set in the writing clock frequency setting part 25.例文帳に追加

その温度に対応するクロック周波数をテーブルから読み出し、書き込みクロック周波数設定部25に設定する。 - 特許庁

a clock that moves on the basis of the wave frequency of a spectral line 例文帳に追加

スペクトル線の周波数を基準として動作する時計 - EDR日英対訳辞書

A wobble clock measuring circuit 33 measures the frequency of a wobble clock signal on the basis of the frequency of a recorded clock signal and obtains the error of them.例文帳に追加

ウォブルクロック計測回路３３は、ウォブルクロック信号の周波数を記録クロック信号の周波数に基づいて計測し、これらの誤差分を求める。 - 特許庁

A high frequency clock forming circuit 11 forms a high frequency clock VCLK to be a standard of a standard pixel clock PCLK, and a counter 12 counts the VCLK.例文帳に追加

高周波クロック生成回路１１は、基準画素クロックＰＣＬＫの基準となる高周波クロックＶＣＬＫを生成し、カウンタ１２はＶＣＬＫをカウントする。 - 特許庁

The second selector 27 selects output of a clock having a frequency converted by the clock conversion unit 26 and output of a clock having an unconverted frequency.例文帳に追加

第２のセレクタ２７は、クロック変換部２６で変換された周波数のクロックと、変換されていない周波数のクロックとの出力を選択する。 - 特許庁

A clock S16b and enable signal S16a of a frequency corresponding to the clock frequency setting information rt are outputted from a clock generating part 16.例文帳に追加

クロック生成部１６からクロック周波数設定情報ｒｔに対応した周波数のクロックＳ１６ｂ及びイネーブル信号Ｓ１６ａが出力される。 - 特許庁

The in-circuit emulator 100 stores the received clock frequency data in a frequency data register part, and a PLL synthesizer 120 oscillates with a frequency based on the clock frequency data stored in the frequency data register part to generate a clock.例文帳に追加

インサーキットエミュレータ１００は周波数データレジスタ部に受信したクロック周波数データを格納し、ＰＬＬシンセサイザ１２０は、周波数データレジスタ部に格納されたクロック周波数データに基づいた周波数で発振してクロックを生成する。 - 特許庁

The frequency changing means 55 changes frequency of the clock signal to the frequency fixed by the frequency fixing means 54.例文帳に追加

周波数変更手段５５は、クロック信号の周波数を周波数決定手段５４が決定した周波数に変更する。 - 特許庁

A divider section 51 frequency-divides the frequency of a pixel clock into a prescribed frequency, and a phase comparator section 52 compares the phase of an output of the divide section 51 with a phase of a comparison frequency signal.例文帳に追加

ピクセルクロックがデバイド部５１で一定の周波数に分周され、位相比較部５２で位相比較される。 - 特許庁

If there is any identification indicating that information processing is in progress, the clock control part instructs a clock changing part 25 to increase a clock frequency.例文帳に追加

実行中を示す識別が１つでも有るときには、クロック変更部２５にクロック周波数のアップを指令する。 - 特許庁

To provide a spread spectrum clock generator for obtaining a spread spectrum clock with a desired accurate clock frequency.例文帳に追加

所望する正確なクロック周波数を有するスペクトラム拡散クロックを得るスペクトラム拡散クロックジェネレータを提供する。 - 特許庁

To provide a clock doubler which produces a clock signal having a frequency substantially double that of a system clock.例文帳に追加

システムクロックの周波数の実質的に２倍の周波数を持つクロック信号を生成するクロック・ダブラを提供すること。 - 特許庁

A first clock generator circuit 3 has a first clock frequency and generates the write clock for the reference of the exposure timing.例文帳に追加

第１クロック作成回路３は第１クロック周波数を有し露光のタイミングの基準となるライトクロックを作成する。 - 特許庁

The counter 16 counts the clock number of the high frequency clock signal CLKB to detect phase difference between the reference clock signal REF and the low frequency clock signal CLKA.例文帳に追加

カウンタ１６は、高周波クロック信号ＣＬＫＢのクロック数をカウントすることによって参照クロック信号ＲＥＦと低周波クロック信号ＣＬＫＡとの位相差を検出する。 - 特許庁

The integrated circuit device 100 may include a frequency-divided clock supply circuit 20 for supplying to the internal circuit 40, a frequency-divided clock acquired by frequency-dividing a clock 12 output from the clock supply control circuit 10.例文帳に追加

また、集積回路装置１００は、クロック供給制御回路１０が出力するクロック１２を分周した分周クロック２２を内部回路４０に供給する分周クロック供給回路２０を含んでもよい。 - 特許庁

To provide a clock frequency control apparatus capable of generating an output clock having a fixed period by a small-scale circuit even when the ratio of the frequency of an output clock to the frequency of an input clock is a fraction.例文帳に追加

入力クロックの周波数に対する出力クロックの周波数の比が分数であっても、周期が一定である出力クロックを小規模回路で生成するクロック周波数制御装置を提供する。 - 特許庁

To provide a clock generation circuit where an error between an ideal clock signal and a clock signal, which is generated by further frequency division of a clock signal of which the frequency is divided by a non-integer obtained by combining plural frequency division numbers, is small.例文帳に追加

複数の分周数を組み合せて非整数分周されたクロック信号を更に分周して生成されるクロック信号の理想クロック信号との誤差が小さいクロック生成回路を得ることを目的とする。 - 特許庁

The counter 16 receives a reference clock signal REF, a low frequency clock signal CLKA, obtained by frequency division of the output of a digitally controlled oscillator, and a high frequency clock signal CLKB.例文帳に追加

カウンタ１６は、参照クロック信号ＲＥＦと、デジタル制御発振器の出力を分周した低周波クロック信号ＣＬＫＡおよび高周波クロック信号ＣＬＫＢとを受ける。 - 特許庁

To provide a clock frequency divider circuit that executes phase adjustment of an output clock signal during frequency division while considering the communication timing of an operation circuit, and to provide a clock frequency dividing method.例文帳に追加

動作回路の通信タイミングを考慮すると共に、分周時に出力クロック信号の位相調整が可能なクロック分周回路、及びクロック分周方法を提供することである。 - 特許庁

An in-circuit emulator debugger started on a personal computer requests an operating clock frequency, and transmits the clock frequency data of a clock frequency designated by a user to an in-circuit emulator 100.例文帳に追加

パーソナルコンピュータ上で起動するインサーキットエミュレータデバッガが、動作クロック周波数を要求し、ユーザが指定したクロック周波数のクロック周波数データをインサーキットエミュレータ１００に送信する。 - 特許庁

To make it possible to set the frequency-division rate of each clock signal, and to switch the frequency-division rate of the clock signal based on the set frequency-division rate to output a clock signal in a clock generation circuit for generating a plurality of clock signals and a semiconductor integrated circuit.例文帳に追加

複数のクロック信号を生成するクロック生成回路及び半導体集積回路において、各クロック信号の分周率を設定可能とし、設定された分周率に基づいてクロック信号の分周率を切り替えて出力すること。 - 特許庁

A clock frequency modulation circuit 126 for a system and a clock frequency modulation circuit 128 for images which output clock signals obtained by modulating a clock oscillation frequency by a predetermined cycle are used as a clock oscillator at a controller 100.例文帳に追加

コントローラ１００におけるクロック発振器として、クロック発振周波数を所定の周期で変調したクロック信号を出力するシステム用クロック周波数変調回路１２６と画像用クロック周波数変調回路１２８とを用いる。 - 特許庁

If the frequency dividing ratio identifier 1 identifies frequency dividing ratio data as decimal, the multiplication clock is delayed by the delay tap equipment 2 to generate a delay clock, and the cycle counting latch frequency divider 3 divides the frequency of the multiplication clock using an edge of the delay clock and an edge of the multiplication clock.例文帳に追加

そして、分周比識別器１が、分周比データを小数と識別した場合、遅延タップ器２で、逓倍クロックを遅延させて遅延クロックを生成させるとともに、周期カウント用ラッチ分周器３で、遅延クロックのエッジと逓倍クロックのエッジとを用いて、逓倍クロック信を分周させる。 - 特許庁

This clock generation circuit includes a clock generation section which can switch a clock signal with a first frequency to a second frequency higher than the first frequency; and an intermittent clock generation section to mask a clock pulse of the clock signal at a prescribed interleave rate.例文帳に追加

本発明にかかるクロック発生回路は、第１の周波数を有するクロック信号を第１の周波数よりも周波数が高い第２の周波数に切り替え可能なクロック発生部と、クロック信号のクロックパルスを所定の間引き率でマスクする間欠クロック生成部と、を有する。 - 特許庁

Specifically, according to frequency with which the processor 101 accesses the submodule 103, the processor clock is transited such that the processor clock is synchronized with the submodule clock when the access frequency is high, and the processor clock is transited such that the processor clock is not synchronized with the submodule clock when the access frequency is low.例文帳に追加

具体的には、プロセッサ１０１がサブモジュール１０３にアクセスする頻度に応じて、アクセス頻度が高い場合にはプロセッサクロックをサブモジュールクロックと同期となるように遷移させ、アクセス頻度が低い場合にはプロセッサクロックをサブモジュールクロックと非同期となるように遷移させる。 - 特許庁

The frequency spread clock generator 502 is structured to be capable of generating the CCD driving clock having the H-period or the L-period in a fixed period by AND-operating a negative logic of a frequency-divided clock with the frequency spread clock divided and a delay clock with the divided clock delayed.例文帳に追加

周波数拡散クロック発生部５０２は、周波数拡散クロックを分周した分周クロックと分周クロックを遅延させた遅延クロックの負論理とのＡＮＤをとるなどして、Ｈ期間またはＬ期間が固定幅となるＣＣＤ駆動クロックを生成可能な構成となっている。 - 特許庁

A PLL circuit 21 generates a reference clock which is put in phase with and equalized in frequency to a PCI clock, a reference signal generated by shifting the phase of the reference clock, and a double clock having a frequency twice as high as that of the reference clock.例文帳に追加

ＰＬＬ回路２１は、ＰＣＩクロックに位相および周波数を一致させた基準クロックと、基準クロックの位相をずらせた基準信号と、基準クロックの２倍の周波数を有する２逓倍クロックを発生する。 - 特許庁

A frequency divider 110 divides the frequency of a DLL clock CLK_P by two and generates ZCLK-PD0 and ZCLK-PD1.例文帳に追加

分周器１１０は、ＤＬＬクロックＣＬＫ＿Ｐを２分周してＺＣＬＫ＿ＰＤ０，ＺＣＬＫ＿ＰＤ１を生成する。 - 特許庁

The frequency of the input clock signal is divided into a required value by a frequency division circuit DIV1.例文帳に追加

入力クロック信号は分周回路DIV1で所望の値に周波数が分周される。 - 特許庁

A frequency divider 101 calculates a first reference phase signal by frequency-dividing an input clock.例文帳に追加

分周器１０１は入力クロックを分周して第１基準位相信号を求める。 - 特許庁

To precisely judge whether the frequency of a clock signal is higher than a reference frequency or not.例文帳に追加

クロック信号が基準周波数より高周波か低周波かを高精度に判定する。 - 特許庁

A control part 306 controls the frequency of the clock signal by controlling the frequency division ratio.例文帳に追加

制御部３０６は、分周比を制御してクロック信号の周波数を調整する。 - 特許庁

FREQUENCY CONTROL DEVICE, FREQUENCY CONTROL METHOD, CLOCK GENERATION CIRCUIT, ELECTRONIC APPARATUS AND PROGRAM例文帳に追加

周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラム - 特許庁