「clock frequency」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In a clock divider 112, a basic clock signal 101 is subjected to 1/2 frequency division to generate a clock signal 107 dedicated to memory operation.例文帳に追加

クロック分周器１１２は、基本クロック信号１０１を２倍の周期に分周してメモリ動作用のクロック信号１０７とする。 - 特許庁

A counter 15 divides the frequency of the clock signal CLK1 to create a reference clock signal CLK2 based on the clock signal CLK1.例文帳に追加

カウンタ１５は、クロック信号ＣＬＫ１を分周することにより、クロック信号ＣＬＫ１から基準クロック信号ＣＬＫ２を作成する。 - 特許庁

Furthermore, a system clock oscillation circuit 104 generates the system clock with a fixed frequency oscillated autonomously separately from the system clock regenerating circuit 102.例文帳に追加

また、システムクロック発振回路104 はシステムクロック再生回路102 とは別に自律的に発振した固定の周波数のシステムクロックを発生する。 - 特許庁

A sine wave generating circuit 20 generates a sine wave signal having the same frequency of a clock in synchronization with the clock from the clock-generating circuit 12.例文帳に追加

正弦波発生回路２０は、クロック発生回路１２からのクロックに同期して、同じ周波数の正弦波信号を発生する。 - 特許庁

Based on the high frequency clock, a pixel clock generating circuit 6 generates a pixel clock PCLK having a phase controlled according to the phase data.例文帳に追加

画素クロック生成回路６は、高周波クロックに基づいて、位相データに従い位相が制御された画素クロックＰＣＬＫを生成する。 - 特許庁

After a broadcasting station is searched for, a second clock signal obtained by frequency-dividing the reference clock signal by the frequency divider 17 and a frequency divider 18 is supplied to the A/D converter 12.例文帳に追加

放送局のサーチが終了すると、基準クロック信号を分周器１７と分周器１８で分周した第２のクロック信号をＡ／Ｄコンバータ１２に供給する。 - 特許庁

Concretely, the CPU 10 controls a clock generating part 20 to switch a clock frequency from F1(high frequency) to F2(low frequency), and decreases a processing speed at the time of executing a command.例文帳に追加

具体的には、クロック生成部２０を制御してクロック周波数をＦ１（高周波数）からＦ２（低周波数）に切り替えて、コマンド実行時の処理速度を下げる。 - 特許庁

The frequency-division clock signal is varied to the high level in accordance with the frequency clock set signal and varied to the low level in accordance with the frequency-division reset signal.例文帳に追加

分周クロックセット信号に従って、分周クロック信号をハイレベルに変化させ、分周クロックリセット信号に従って、分周クロック信号をロウレベルに変化させる。 - 特許庁

A clock signal vco1 outputted from a voltage control oscillator is frequency-divided by a frequency divider 13, and is outputted to a selector 15 as a frequency-divided clock ph0.例文帳に追加

電圧制御発振器から出力されたクロック信号ｖｃｏ１は、分周器１３によって分周され、分周クロックｐｈ０としてセレクタ１５に出力される。 - 特許庁

A second frequency divider 150 divides the frequency of the output clock from the voltage controlled oscillator 140 using the ratio information, and inputs the frequency divided clock to the phase comparator 120.例文帳に追加

第２分周器１５０は、電圧制御発振器１４０の出力クロックを比率情報を用いて分周し、分周したクロックを位相比較器１２０に入力する。 - 特許庁

When count data from a counter match the 1/2 frequency-division ratio setting data, a frequency-division clock set signal for varying the frequency-division clock signal to a high level is generated.例文帳に追加

カウンタからのカウントデータが１／２分周比設定データに一致するときに、分周クロック信号をハイレベルに変化させるための分周クロックセット信号を発生する。 - 特許庁

When the count data from the counter match the frequency-division ratio setting data, a frequency-division clock reset signal for varying the frequency-division clock signal to the low level is generated.例文帳に追加

カウンタからのカウントデータが分周比設定データに一致するときに、分周クロック信号をロウレベルに変化させるための分周クロックリセット信号を発生する。 - 特許庁

The frequency of the clock signal is switched to a low clock frequency f2 when the power supply voltage Vcc is higher than a reference voltage Vref, and to a high frequency f1 when it is lower.例文帳に追加

電源電圧Ｖｃｃが基準電圧Ｖｒｅｆ１より高い場合に低いクロック周波数ｆ２に、低い場合に高いクロック周波数ｆ１に切り替わる。 - 特許庁

The frequency divider DIV generates the clock with low frequency CLKL from the clock with high frequency CLKH, and the bus interface BSIF is provided with a level shifting function, a data width converting function, a hand shaking function between the bus BS and the bus interface, and the like.例文帳に追加

ＤＩＶは、ＣＬＫＨからＣＬＫＬを生成し、ＢＳＩＦは、レベルシフト機能、データ幅変換機能、およびＢＳとの間のハンドシェイク機能などを備える。 - 特許庁

At the time that the frequency is included within the frequency band, the frequency of the clock signal is adjusted to a frequency outside the frequency band by a command outputted from the MC 114 to prevent the receiving sensitivity from being deteriorated.例文帳に追加

周波数帯域内と判定したとき、マイコンからの指令によりクロック信号周波数を調整して周波数帯域外とし、受信感度劣化を防止する。 - 特許庁

When the phase difference of a reference clock signal and the frequency divided clock signal is settled within a prescribed range, the phase detector 20 sets this frequency dividing ratio at a fixed value but in the other case, the frequency dividing ratio is variably controlled and the frequency divided clock signal is synchronized with the reference clock signal.例文帳に追加

位相検出器２０は、基準クロック信号と分周クロック信号との位相差が所定の範囲内にある場合にはこの分周比を固定値に設定し、それ以外の場合には分周比を可変に制御して基準クロック信号に分周クロック信号を同期させる。 - 特許庁

A multithread processor which outputs a clock frequency control signal to a clock generating circuit and inputs a processor operating frequency generated in the clock generation circuit, schedules at least one thread in fixed cycles based upon the clock frequency control signal irrelevantly to the processor operating frequency.例文帳に追加

クロック生成回路へクロック周波数制御信号を出力し、クロック生成回路で生成されたプロセッサ動作周波数を入力するマルチスレッドプロセッサにおいて、そのクロック周波数制御信号に基づいて、少なくとも１つのスレッドをプロセッサ動作周波数によらず、一定周期でスケジュールする。 - 特許庁

The microprocessor 24 applies variable control to the communication clock C3 so as to apply variable control to the frequency of the panel driver clock C5 so that the frequency of the panel driver clock C5 and harmonic frequencies being an integer multiple of the frequency of the panel driver clock C5 are not overlapped with the frequency of a selected broadcast channel.例文帳に追加

マイクロプロセッサ２４は、通信クロックＣ３を可変制御することにより、パネルドライバクロックＣ５の周波数およびその整数倍の高調波周波数が、選局された放送チャンネルの周波数に重ならないように、パネルドライバクロックＣ５の周波数の可変制御を行う。 - 特許庁

A frequency comparator 9 compares the count of a reference clock counter 7 for counting a reference clock signal and the count of a synchronizing clock counter 8 for counting a synchronizing clock signal.例文帳に追加

基準クロック信号をカウントする基準クロックカウンタ７と、同期クロック信号をカウントする同期クロックカウンタ８との各々のカウント値を周波数比較器９にて比較する。 - 特許庁

To provide a clock reproduction device by which frequency control of a reproduced clock so that a state that a frequency of the reproduced clock is constantly large or small is not continued to a frequency of an original clock is made possible.例文帳に追加

原クロックの周波数に対して再生クロックの周波数が定常的に大きいあるいは小さいという状況が継続しないように前記再生クロックの周波数制御が可能となるクロック再生装置を提供することである。 - 特許庁

The circuit includes a clock configured to form a clock train and a variable divider configured to divide the frequency of the clock train by a temporally-varying-divider value to modulate the clock train and generate a dithered clock train.例文帳に追加

クロック列を形成するクロック、及びクロック列を変調し、ディザリングされたクロック列を生成するべく、クロック列の周波数を時間変動分周値によって分周する可変分周器を有する。 - 特許庁

To provide a frequency-dividing circuit for easily generating a frequency-division clock signal whose frequency-division ratio is not an integral value for an original oscillating clock signal and communication equipment equipped with the frequency-dividing circuit.例文帳に追加

原振クロック信号に対して整数値の分周比とはならない分周クロック信号を簡易に生成可能な分周回路、および、当該分周回路を備えた通信装置を提供する。 - 特許庁

The PLL 112 converts a frequency of a reference clock signal outputted from a quartz oscillator 104 on the basis of the frequency division data and outputs a frequency-converted clock signal (frequency division CLK).例文帳に追加

ＰＬＬ１１２は水晶発振器１０４から出力される基準クロック信号の周波数を分周データに基づいて変換し、周波数変換されたクロック信号（分周ＣＬＫ）を出力する。 - 特許庁

The clock frequency of a clock generator for a main body part of a telephone set is set to a frequency which is the integer multiple of a reference frequency for the FM radio receiver and is the integer multiple of a frequency for demodulation.例文帳に追加

電話機本体部用のクロック発生器のクロック周波数を、ＦＭラジオ受信機用の基準周波数の整数倍であり、かつ復調用周波数の整数倍である周波数に設定する。 - 特許庁

The clock extracted by the clock extracting circuit 6 has its frequency divided to detect an edge of the clock and the phases of the frequency-divided clock and a reference clock are compared with each other to decide whether or not the light signal has an input break from whether or not both the clock are in phase with each other.例文帳に追加

クロック抽出回路６により抽出されたクロックを分周することで、当該クロックのエッジを検知すると共に、分周されたクロックと基準クロックとの位相を比較して、光信号の入力断の有無を両クロックの位相の一致／不一致で判定している。 - 特許庁

The data transmitter 10 and the data receiver 20 are provided with clock generating parts 11 and 21 for generating a first clock CLK1 having the same frequency as the transfer clock CLK and a second clock CLK2 whose frequency is 1/2 the first clock CLK1, respectively.例文帳に追加

データ送信装置１０，２０は、転送クロックＣＬＫと周波数が同じ第１クロックＣＬＫ１と、第１クロックＣＬＫ１に対して周波数が１／２倍の第２クロックＣＬＫ２とを生成するクロック生成部１１，２１をそれぞれ備える。 - 特許庁

In each of the before-switching clock processing part and the after-switching clock processing part, a high-frequency clock processing part and a low-frequency clock processing part take partial charges of processing of the clock signals related to the switching to speed up the processing.例文帳に追加

上記切り替え前クロック処理部及び上記切り替え後クロック処理部においては、切り替えにかかるクロック信号の処理を、それぞれ高周波クロック処理部と低周波クロック処理部とで分担して行うことにより処理の高速化を図る。 - 特許庁

To provide a clock adjusting circuit provided with a means for adjusting a frequency of a dot clock of a video signal to a frequency of a reproduced dot clock and a means for optimizing a phase of a reproduced dot clock.例文帳に追加

映像信号のドットクロックの周波数を再生ドットクロックの周波数に合わせる手段と、再生ドットクロックの位相を最適化する手段とを備えたクロック調整回路を提供すること課題とする。 - 特許庁

To obtain an output clock signal by frequency-dividing an input clock signal in a frequency dividing ratio, that is represented with optional rational numbers, by enabling an output clock signal to rise in falling of the input clock signal.例文帳に追加

入力クロック信号の立ち下がりの際に、出力クロック信号の立ち上げを可能とし、入力クロック信号を任意の有理数で表わされる分周比にて分周した出力クロック信号を得ること。 - 特許庁

To make input data subject to sampling conversion for outputting so as to be synchronized with the clock of a frequency which is supplied to a clock source different from an input clock, and not a rational multiple of the frequency of the input clock.例文帳に追加

入力クロックとは異なるクロック源から供給される，入力クロックの周波数の有理数倍でない周波数をもつクロックに同期するように入力データをサンプリング変換して出力する。 - 特許庁

To obtain a clock frequency divider that properly controls a phase relation between data that are a processing object and an output clock so as to attain sure data transmission in the case of frequency-dividing an input clock and outputting the resulting clock.例文帳に追加

入力クロックを分周して出力する場合に、処理の対象となるデータと、出力クロックとの位相関係を適切に制御し、確実なデータ伝送を可能とするクロック分周装置を提供する。 - 特許庁

A CPU 1 notifies the clock generation part 5 of a change request to a frequency of the peripheral clock PCLK, and the clock generation part 5 changes a frequency of the peripheral clock PCLK on the basis of the change request.例文帳に追加

ＣＰＵ１は周辺クロックＰＣＬＫの周波数に対しての変更要求をクロック生成部５に通知し、クロック生成部５はこの変更要求に基づいて周辺クロックＰＣＬＫの周波数を変更する。 - 特許庁

To provide a clock signal generation circuit and a clock signal generation method that can supply a clock signal of a predetermined frequency to a peripheral circuit irrespective of the frequency of a clock signal supplied to a CPU.例文帳に追加

ＣＰＵに供給するクロック信号の周波数に関わらず、周辺回路に所定の周波数のクロック信号を供給することができるクロック信号生成回路及びクロック信号生成方法を提供する。 - 特許庁

METHOD AND DEVICE FOR AUTOMATICALLY CORRECTING INTERNAL CLOCK FREQUENCY OF INTEGRATED CIRCUIT例文帳に追加

集積回路の内部クロック周波数を自動補正する方法と装置 - 特許庁

To provide a frequency correction method for a reference clock, capable of suppressing increase of cost, and generating the reference clock of always stabilized frequency.例文帳に追加

コストアップを抑制し、常に安定した周波数の基準クロックを生成することができる基準クロックの周波数補正方法を提供する。 - 特許庁

In this data generating apparatus, a memory 54 supplies parallel data according to a frequency division clock D_CLK.例文帳に追加

メモリ５４は、分周クロックD_CLKに従って並列データを供給する。 - 特許庁

From the clock frequency, the number of device cycles captured is decided.例文帳に追加

このクロック周波数から、キャプチャされたデバイスサイクルの数を決定する。 - 特許庁

To suppress a dispersion of a clock frequency in a CR oscillator.例文帳に追加

ＣＲ発振回路において、クロックの周波数のばらつきを抑制する。 - 特許庁

In this case, the number of times of the created clock signals CLK2 counted by the counter 15, is counted in terms of the same number of clock pulses as the frequency diffusion period of the frequency diffuse oscillator 13.例文帳に追加

このとき、カウンタ１５のカウント数を周波数拡散発振器１３の周波数拡散周期と同じクロック数でカウントする。 - 特許庁

A clock frequency control circuit 215 reduces the frequency of a clock signal 3 when at least any one of the 1st signals 7 is activated and increases the frequency of the clock signal 3 when all the 2nd signals 8 are activated.例文帳に追加

クロック周波数制御回路（２１５）は、一つの第１信号（７）でも活性化されていればクロック信号（３）の周波数を下げ、全ての第２信号（８）が活性化されればクロック信号の周波数を上げる。 - 特許庁

The clock signal supply means 56 supplies the clock signals each having the frequency changed by the frequency changing means 55 into each block.例文帳に追加

クロック信号供給手段５６は、周波数変更手段５５によって周波数が変更されたクロック信号を各ブロックに供給する。 - 特許庁

The frame frequency is adjusted by controlling the frequency of a display clock signal 105 outputted from a display clock signal generation block 100.例文帳に追加

フレーム周波数調整は、表示クロック信号発生ブロック１００が出力する表示クロック信号１０５の周波数を制御して行う。 - 特許庁

Moreover, a transfer rate (frequency) of a clock signal is recorded as a value.例文帳に追加

更にクロック信号の転送レートを（周波数）を値として記録する。 - 特許庁

FREQUENCY MULTIPLIER AND MULTIPLICATION METHOD FOR ADJUSTING DUTY CYCLE OF CLOCK例文帳に追加

クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法 - 特許庁

To lower a frequency of a clock signal for reading image data.例文帳に追加

画像データ読み込みのためのクロック信号の周波数を低くすること。 - 特許庁