「clock frequency」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

FREQUENCY SYNTHESIZER, PHASE LOCK LOOP, AND CLOCK GENERATION METHOD例文帳に追加

周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法 - 特許庁

A hexadecimal counter 62 counts a clock CLK faster than the frequency division clock and the count is circulated by each period of the frequency division clocks.例文帳に追加

１６進カウンタ６２は、分周クロックよりも高速なクロックCLKをカウントし、分周クロックの周期毎にカウント値が循環する。 - 特許庁

AUDIO PROCESSOR HAVING CLOCK FREQUENCY DYNAMIC AUTOMATIC CONTROL FUNCTION例文帳に追加

動作周波数動的自動制御機能を有するオーディオプロセッサ - 特許庁

WORD-CLOCK AUTOMATIC SYNCHRONIZING-FREQUENCY DETECTOR AND AUDIO SWITCHER例文帳に追加

ワードクロック自動同期周波数検出装置及びオーディオスイッチャ - 特許庁

The clock modulator circuit 206 applies frequency modulation to the system clock SYS_CLK by using the frequency modulated triangle wave.例文帳に追加

クロック変調回路２０６は、その周波数変調後の三角波を用いて、システムクロックＳＹＳ＿ＣＬＫに周波数変調を施す。 - 特許庁

In a first loop A, a frequency dividing clock of an oscillation clock of a voltage control oscillator 110 is frequency-synchronized with a wobble signal.例文帳に追加

第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

To adjust the frequency of a received clock signal on-line.例文帳に追加

受信クロック信号の周波数の調整をオンラインで行う。 - 特許庁

INPUT/OUTPUT TERMINAL-SHARING CLOCK FREQUENCY SELECTING/OSCILLATING CIRCUIT例文帳に追加

入出力端子共用クロック周波数選択発振回路 - 特許庁

The oscillation circuit includes a clock oscillator 23 for outputting a main clock of an oscillation frequency switched in response to a frequency selection signal, and a frequency dividing circuit 24 for outputting a sub clock divided from the main clock at a frequency dividing ratio switched in response to the frequency selection signal, and the frequency of the sub clock is constant whether the oscillation frequency is high or low.例文帳に追加

周波数選択信号に応じて発振周波数を切り替えてメインクロックを出力するクロック発振器２３と、前記周波数選択信号に応じて分周比を切り替え、前記メインクロックを分周したサブクロックを出力する分周回路２４とを有し、前記発振周波数が高いときと低いときとで前記サブクロックの周波数を一定とした。 - 特許庁

A frequency conversion circuit 4 applies frequency conversion to the frequency of an output of the level control circuit 3 into a frequency of a clock of the oversampling pixel.例文帳に追加

レベル制御回路３の出力は、周波数変換回路４で、オーバーサンプリング画素のクロックの周波数に周波数変換される。 - 特許庁

A class-D amplification device includes a means of generating a reference clock, a switching power supply that operates at a first frequency to which the frequency of the reference clock is divided, and a triangular wave generation means that operates at a second frequency higher than the first frequency, to which the frequency of the reference clock is divided.例文帳に追加

基準クロックを発生する手段と、基準クロックを分周した第１周波数で動作するスイッチング電源と、基準クロックを分周した第１周波数より高い第２周波数の三角波発生手段とを含む。 - 特許庁

A second clock generator circuit 4 has a second clock frequency and generates the spindle clock for the reference of the motor revolution.例文帳に追加

第２クロック作成回路４は第２クロック周波数を有しモータの回転速度の基準となるスピンドルクロックを作成する。 - 特許庁

A request signal is transmitted to a clock and the clock lowers the clock frequency to be supplied to the integrated circuit in response to the request signal.例文帳に追加

要求信号がクロックに送られ、それに反応してクロックが集積回路に供給されるクロック周波数を下げる。 - 特許庁

A clock generation means 14 generates a clock having a frequency set beforehand and outputs it to the clock control means 15.例文帳に追加

クロック発生手段１４は、予め設定された周波数のクロックを発生してクロック制御手段１５へ出力する。 - 特許庁

A clock generating circuit 119 supplies the read clock of about 4/3-fold frequency of the write clock to the memory 103.例文帳に追加

クロック発生回路１１９は書き込みクロックの約４／３倍の周波数の読みだしクロックをメモリ１０３に供給する。 - 特許庁

To distribute clock signals, especially the clock signals of a high frequency, with a small clock skew.例文帳に追加

クロック信号、特に高周波数のクロック信号を小さなクロックスキューで分配することができるクロック分配回路を提供する。 - 特許庁

A frequency divided clock obtained by frequency-dividing a write-clock generated by a wobble PLL circuit 6 by a frequency divider circuit 7 is selectively used for a signal for controlling the frequency of a digital read-channel 8.例文帳に追加

デジタルリードチャネル８の周波数制御用の信号に、ウォブルＰＬＬ回路６で生成したライトクロックを分周回路７で分周した分周クロックを選択的に使用する。 - 特許庁

The access can begin during the idle time of in single low-frequency dynamic frequency scaling clock cycle, and may continue during a subsequent low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記アクセスは、単一低周波ダイナミック周波数スケーリングクロックサイクルの休止時間中に開始され、連続的な低周波ダイナミック周波数スケーリングクロックサイクルの間続くことができる。 - 特許庁

This clock generation circuit 1 for generating a spectrum diffusion clock is provided with a clock signal generation part 100 for generating a clock of predetermined frequency and a diffusion signal generation part 120 for applying frequency fluctuation in a predetermined cycle T to the frequency of the clock signal.例文帳に追加

スペクトラム拡散クロックを生成するクロック生成回路１は、所定の周波数のクロック信号を発生するクロック信号発生部１００と、クロック信号の周波数に対し所定の周期Ｔで周波数揺らぎを与える拡散信号発生部１２０を備える。 - 特許庁

The clock signal generating circuit 51 can convert the system clock frequency of the CPU 5 to a plurality of steps by switching the frequency of the fundamental clock generated by the fundamental clock generator 52 into x-fold or 1/x-fold frequency.例文帳に追加

システムクロック信号生成回路５１は、基本クロック発生器５２で生成された基本クロック信号の周波数をｘ倍、１／ｘ倍に変換し、ＣＰＵ５のシステムクロック周波数を複数段階に切り換えることができる。 - 特許庁

To provide a clock creation circuit, and its method which can create an output clock signal CLKreq which has a frequency "freq" between a frequency fref/A of a demultiplied clock signal CLK1 and a frequency fref/(A+1) of a demultiplied clock signal CLK2.例文帳に追加

分周クロック信号ＣＫＬ１の周波数ｆｒｅｆ／Ａと分周クロック信号ＣＬＫ２の周波数ｆｒｅｆ／（Ａ＋１）との間の周波数ｆｒｅｑを有する出力クロック信号ＣＬＫｒｅｑを生成する。 - 特許庁

If an operation control signal EN is provided, a frequency dividing clock generator 10 outputs a clock signal CK1 having the same frequency as that of a reference clock signal CK and clock signals CK2-CK5 obtained by frequency-dividing the signal CK1 into 1/2, 1/4 and so forth.例文帳に追加

動作制御信号ＥＮが与えられると、分周クロック生成部１０から、基準クロック信号ＣＫと同じ周波数のクロック信号ＣＫ１とこれを１／２，１／４，…に分周したクロック信号ＣＫ２〜ＣＫ５が出力される。 - 特許庁

To provide a clock supplying device with a frequency correction function capable of correcting a secular change characteristic of a clock frequency from a VCO and realizing a highly accurate self-running clock even when a reference clock is interrupted.例文帳に追加

基準クロックが断たれても、ＶＣＯのクロック周波数の経年変化特性を補正して高精度の自走クロックを実現出来る周波数補正機能付きクロック供給装置を提供する。 - 特許庁

The clock signal of a drive frequency is formed by supplying the original oscillation signal from a terminal 1 to a frequency divider circuit 2, and this clock signal is supplied to a clock system counter 3 and a clock system decoder 4.例文帳に追加

端子１からの原発振信号が分周回路２に供給されて駆動周波数のクロック信号が形成され、このクロック信号がクロック系カウンタ３及びクロック系デコーダ４に供給される。 - 特許庁

The equiphase multi-phase clock signal generator circuit converts an input clock signal into half-frequency-divided complementary clock signals and inputs the frequency-divided complementary clock signals in a complementary voltage-controlled delay element array.例文帳に追加

本発明の等位相多相クロック信号発生回路では，入力クロック信号を２分周した相補クロック信号に変換した後に相補型の電圧制御ディレイ素子列に入力する。 - 特許庁

To provide a video signal processing apparatus equipped with a clock generation circuit generating a clock matching the clock frequency of a pixel display while cycles of the clock frequency are constant and a duty is maintained.例文帳に追加

クロック周波数の周期が一定でデューティーを保ちながら画素表示ディスプレイのクロック周波数に合わせたクロックを生成するクロック発生回路を備えた映像信号処理装置を提供する。 - 特許庁

A data transmission apparatus is configured to switch, for each channel, a multiplied clock outputted by a PLL and a clock resulting from dividing a frequency of the multiplied clock using the fractional frequency divider circuit.例文帳に追加

データ伝送装置はＰＬＬの出力する逓倍クロックと、逓倍クロックを分数分周回路で分周したクロックをチャネル毎に切り替え可能に構成されている。 - 特許庁

A structure for generating a high frequency clock is provided and the pixel clock (PCLK) is generated in synchronism with the high frequency clock based on the transition timing.例文帳に追加

更に、高周波クロックを生成する構成を設け、生成された高周波クロックに同期させつつ前記遷移タイミングに基づいて画素クロック（ＰＣＬＫ）を生成する。 - 特許庁

The control section 4 determines a clock frequency of the DSP 6 so that the clock frequency of the DSP 6 becomes greater than the total number of clock cycles per 1 sec of the DSP 6.例文帳に追加

制御部４は、ＤＳＰ６のクロック周波数がＤＳＰ６の１秒当たりのクロックサイクルの総数よりも大きくなるように、ＤＳＰ６のクロック周波数を決定する。 - 特許庁

A timing control unit 110 further multiplies and frequency-divides a clock generated by the timing control unit 108 to generate an operating clock of the camera clock frequency.例文帳に追加

タイミング制御部１１０は、タイミング制御部１０８で生成したクロックを基準クロックとしてさらに逓倍・分周してカメラクロック周波数の動作クロックを生成する。 - 特許庁

To stabilize the frequency of a reference clock even when the stability of a frequency of a reference clock is high in a steady-state operation and a noise is intruded in the reference clock.例文帳に追加

定常動作時の基準クロックの周波数の安定性が高く、なおかつ参照クロックにノイズが入った場合でも基準クロックの周波数が安定している。 - 特許庁

A frequency divider circuit 31 applies 1/N frequency division to a write system clock frequency supplied from a PLL circuit 13 and a multiplier circuit 33 multiplies the divided write system clock by a multiple of M to generate a read system clock.例文帳に追加

PLL回路１３より供給された書き込み系クロックの周波数を分周回路３１でＮ分周し、それを逓倍回路３３でＭ倍にすることで、読み出し系クロックを生成する。 - 特許庁

A clock signal generation part 303 compares a phase of a clock signal frequency-divided by an arbitrary frequency division ratio to generate a clock signal having the frequency according to the comparison result.例文帳に追加

クロック信号生成部３０３は、基準信号の移相とクロック信号を任意の分周比で分周した移相とを比較して、比較結果に応じた周波数のクロック信号を生成する。 - 特許庁

In the clock signal transmitting part 9, the clock signal having a fundamental wave frequency fclk which is generated in a clock signal generator is given to a 1/N frequency divider 11, and the frequency is divided to fclk/N.例文帳に追加

クロック信号送信部９において、クロック信号発生器１０で生成される基本波周波数ｆclk のクロック信号を１／Ｎ分周器１１に与え、周波数をｆclk ／Ｎに分周する。 - 特許庁

To provide a sampling clock frequency information transmission system, capable of efficiently transmitting the frequency information of a sampling clock provided with a frequency different from a transmission clock by a small bit number.例文帳に追加

伝送クロックと異なる周波数を有する標本化クロックの周波数情報を少ないビット数で、効率よく伝送する標本化クロック周波数情報伝送方式を提供することである。 - 特許庁

A precision clocking circuit 108 calculates the frequency-divided time values by measuring time of each period of the frequency-divided reproduction clock according to number of count of the fundamental clock using the frequency-divided reproduction clock and the phase angle signal.例文帳に追加

精密計時回路１０８は分周再生クロックと位相角信号を用いて分周再生クロックの周期毎の時刻を基本クロックのカウント数で計測して分周時刻値を求める。 - 特許庁

To provide a frequency-multiplied clock signal output circuit which can output a frequency-multiplied clock signal in a stable state even when the frequency of a clock signal output from a ring oscillator becomes higher.例文帳に追加

リングオシレータが出力するクロック信号の周波数がより高くなった場合でも、逓倍クロック信号の周波数を安定した状態で出力できる逓倍クロック信号出力回路を提供する。 - 特許庁

Not during the intermittent reception, the high-frequency clock oscillator 20 is instructed to stop and controlled to operate on the basis of a low-precision low-frequency clock signal generated by a low-frequency clock oscillator 21.例文帳に追加

間欠受信の非受信時は、高周波クロック発振器２０の停止を指示し、低周波クロック発信器２１の生成する低精度の低周波クロック信号に基づいて動作するように制御する。 - 特許庁

In a system 1 for supplying a clock, a device 21 for supplying a clock measures frequency accuracy of an input clock and an output clock, and transmits an alarm to a network synchronization clock management device 100 when the frequency accuracy is degraded.例文帳に追加

クロック供給システム１において、クロック供給装置２１は、入力クロックおよび出力クロックの周波数精度を計測し、周波数精度が劣化した場合に、警報として網同期クロック管理装置１００に送信する。 - 特許庁

A code clock generating section 30 outputs a first code clock signal on the basis of a clock from a control section and outputs a second code clock signal with a frequency twice that of the first code clock signal synchronously with the first code clock signal.例文帳に追加

コードクロック発生部３０は、制御部からのクロックに基づいて第１コードクロック信号と、この第１コードクロック信号に同期し、且つ２倍の周波数を有する第２コードクロック信号とを出力する。 - 特許庁

The clock generator comprises a first clock source to provide a first clock and a second clock source to provide a second clock whose frequency indirectly tracks a supply to a clock distribution network.例文帳に追加

クロック発生器は、クロック分配網へ、第１のクロックを供給する第１のクロック源、及び少なくとも間接的に電源に従う周波数を有する第２のクロックを供給する第２のクロック源を有する。 - 特許庁

A reference clock CKr is frequency-divided into four by a frequency divider 11, a unit clock CKi is frequency-divided into two by a frequency divider 12 and the logical product of the output signals of the frequency dividers 11 and 12 is obtained by an AND gate 13.例文帳に追加

基準クロックＣＫ_r が分周器１１で４分周され、単位クロックＣＫ_i が分周器１２で２分周され、これらの分周器１１，１２の出力信号の論理積がＡＮＤゲート１３で求められる。 - 特許庁

The frequency fixing means 54 fixes frequency of the clock signal to the frequency corresponding to an operation state of each block.例文帳に追加

周波数決定手段５４は、クロック信号の周波数を各ブロックの動作状態に応じた周波数に決定する。 - 特許庁

A 1/R frequency divider 14 subjects the output from the switch 30 to 1/R frequency division and outputs an Rth frequency clock signal.例文帳に追加

１／Ｒ分周部１４は、スイッチ部３０の出力を１／Ｒ分周して、Ｒ分周クロックＤ１を出力する。 - 特許庁

A frequency synchronizing circuit 16 and a transmission frequency detecting circuit 24 detect the clock frequency from the received data.例文帳に追加

周波数同期回路16及び送信周波数検出回路24は、受信されたデータからクロック周波数を検出する。 - 特許庁