「clock frequency」に関連した英語例文の一覧と使い方(86ページ目) - Weblio英語例文検索

To manufacture a SAW resonator with a frequency and a Q value considerably higher than those of a conventional resonator by using a crystal substrate and to provide a crystal SAW oscillator and a voltage-controlled type SAW oscillator (VCSO) providing an output signal with high quality even under a vibrating environment for a clock signal source in a gigabit system high speed wired communication market.例文帳に追加

本発明の課題は、水晶基板をもちいて従来より大幅に高周波数かつ高Ｑ値なＳＡＷ共振子を製作し、振動環境下においても高品質な出力信号を有する水晶ＳＡＷ発振器および電圧制御型ＳＡＷ発振器（ＶＣＳＯ）を、ギガビット系高速有線通信市場のクロック信号源として提供することである。 - 特許庁

To solve such problem that reproduced sounds of high tone quality and high fidelity are unable to obtain due to the deterioration of resolution and localization of the sound is not obtained, and the dissatisfaction in the presence due to the unnatural sound is generated, by realizing a reference frequency generator for clock generator, which is excellent in a jitter and wander as a reference oscillator for digital audio and also excellent as the music use.例文帳に追加

デジタルオーディオ用基準発振器として、ジッタ及びワンダともに優れ、且つ音楽用として優れたクロックジェネレータ用基準周波数発生器を実現する事により、音の分解能劣化及び定位性劣化などによる高音質及び高忠実度な再生音が得られず、不自然な音による臨場感に不満が発生する問題を解決することを目的とする。 - 特許庁

The division ratio of a voice reproduction timing signal is controlled in accordance with correction amount information corresponding to the difference in clock frequency between the voice reproduction timing signal to be a reference for reproducing a voice from the received voice packet and the reception timing of the received voice packet, and a reproduction request signal for reproducing the voice signal from the received voice packet is generated.例文帳に追加

受信した音声パケットから音声を再生するための基準となる音声再生タイミング信号と受信した音声パケットの受信タイミングとのクロック周波数差に対応する補正量情報に従って、音声再生タイミング信号の分周比を制御して、受信した音声パケットから音声信号を再生する再生要求信号を生成する。 - 特許庁

The network head TR transmits to the remote facilities ED-1 to ED-K an alternation of a first portion of an optical carrier modulated by data to be transmitted according to a bit rate and lasting a first time interval, and a second portion of the optical carrier modulated by a clock signal at a base frequency corresponding to the bit rate and lasting a second time interval.例文帳に追加

ネットワークヘッドＴＲは、ビットレートに従って、第一時間間隔にわたって持続する、伝送データによって変調された光搬送波の第一部分と、ビットレートに対応し、第二時間間隔にわたって持続する基本周波数でクロック信号によって変調された光搬送波の第二部分とのオルタネーションを遠隔設備ＥＤ−１〜ＥＤ−Ｋに伝送する。 - 特許庁

An EEPROM of the microcomputer stores oscillation period data, which vary with the temperature, of the CR oscillation circuit a CPU reads data stored in the EEPROM, depending on the temperature detected by a temperature detection circuit (steps S2, S3), and sets a determined multiple value to a DPLL circuit (steps S4, S5) to correct the oscillation frequency of a multiple clock signal.例文帳に追加

マイクロコンピュータのＥＥＰＲＯＭに、温度により変動するＣＲ発振回路の発振周期データを記憶しておき、ＣＰＵは、温度検出回路によって検出される温度に応じてＥＥＰＲＯＭに記憶されているデータを読み出し（ステップＳ２，Ｓ３）、決定した逓倍値をＤＰＬＬ回路に設定することで（ステップＳ４，Ｓ５）逓倍クロック信号の発振周波数を補正する。 - 特許庁

To perform normal quadrature demodulation on a plurality of reception signals in spite of using one sampling clock by using a numerical controlled oscillator for a variable local signal generator when demodulating a baseband signal from an IF signal obtained by performing frequency conversion on the reception signals simultaneously with A/D conversion in a case where a plurality of transmission signals of different frequencies are to be received.例文帳に追加

周波数の異なる複数の送信信号を受信する場合に、各受信信号をＡ／Ｄ変換と同時に周波数変換して得たＩＦ信号からベースバンド信号を復調するに際して、可変局所信号発生器に数値制御発振器を使用し、１個のサンプリングクロックを用いながらも、それら複数の受信信号に対して正常な直交復調が実現できるようにする。 - 特許庁

The 1st image signal adjustment section adjusts a horizontal blanking period of the image signal before adjustment to be a prescribed period or over while keeping a horizontal synchronizing signal period and a horizontal valid pixel number of the image signal before adjustment by increasing a frequency of a dot clock signal to sample the image signal before adjustment when the horizontal blanking period of the image signal before adjustment is shorter than a prescribed period.例文帳に追加

第１の画像信号調整部は、調整前画像信号の水平ブランキング期間が所定の期間より小さい場合に、調整前画像信号をサンプリングするドットクロック信号の周波数を大きくすることにより、調整前画像信号の水平同期期間と水平有効画素数とを維持したまま調整前画像信号の水平ブランキング期間を所定の期間以上となるように調整する。 - 特許庁

This operation composition device has: a data path controller generation means 45 for generating a signal propagation guarantee circuit for guaranteeing the signal propagation between the clock areas according to a required circuit area or processing speed when composing the circuit driven by a plurality kinds of clocks each having a different operation frequency or a different phase; and a scheduling means 43 for performing scheduling in consideration of a delay cycle in the signal propagation guarantee circuit.例文帳に追加

動作周波数や位相が異なる複数種類のクロックにより駆動される回路を合成する際に、要求される回路面積や処理速度に応じてクロック領域間の信号伝播を保証するための信号伝播保証回路を生成するデータパス・コントローラ生成手段４５と、その信号伝播保証回路における遅延サイクルを考慮してスケジューリングを行うスケジューリング手段４３とを有している。 - 特許庁

In transmission of control data from a control section and of monitoring data from a sensor, a series of pulse-shaped voltage signals outputted as a control data signal are provided with a management data area including connection data showing a wiring state different from a control and monitoring data area composed of the control data and the monitoring data in accordance with the value of the control data under control of a prescribed timing signal synchronized with a clock of a prescribed frequency.例文帳に追加

制御部からの制御データとセンサ部からの監視データの伝送において、所定の周期のクロックに同期した所定のタイミング信号の制御下で、制御データの値に応じて、制御データ信号として出力される一連のパルス状電圧信号に、制御データおよび監視データから構成される制御・監視データ領域と異なる、配線状態を示す接続データを含む管理データ領域を設ける。 - 特許庁

The DSP 50 samples surface images, which are read alternately in the frequency-halved cycles to acquire the latest sampled surface image and the surface image right before it in cycles of the clock signal, performs image comparison processing, and calculates the moving speed of the transfer belt based upon the result of the image comparison processing to performs servocontrol over the belt motor based upon the calculated moving speed.例文帳に追加

ＤＳＰ５０は、上記交互に読み取られた表面画像を上記２分周された周期でサンプリングし、そのサンプリングされた最新の表面画像及びその直前の表面画像を上記クロック信号の周期で取得して画像比較処理を行い、その画像比較処理結果に基づき転写ベルトの移動速度を算出し、その算出された移動速度に基づきベルトモータのサーボ制御を行う。 - 特許庁

A display clock generating circuit 140 outputs a base signal when a value indicated by the time signal reaches a prescribed value, a display control circuit 150 provides image data stored in a frame buffer and renewed by a reception of the communication packet at a synchronizing frequency determined based on the standart signal, and a display displays the image data outputted from the display control means on a screen.例文帳に追加

そして表示クロック生成回路１４０が、その時刻信号により示される値が所定値に達した際に基準信号を出力し、表示制御回路１５０がフレームバッファに記憶されてかつ通信パケットの受信により更新される画像データを、基準信号に基づいて定まる同期周波数で出力して、表示器１６０がこの表示制御手段から出力された画像データを画面上に表示する。 - 特許庁

The modulator provided with a variable vibrator for varying and outputting the amplitude of a modulation signal and a modulation part for modulating a clock signal with the modulation signal outputted from the variable modulator divides the frequency of a modulated signal outputted from the modulation part and adjusts the output level of the variable modulator based on the level of the carrier component of the modulated signal and the level ratio of a side band component.例文帳に追加

変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、 前記変調部から出力された被変調信号を分周し、この被変調信号のキャリア成分のレベルと側帯波成分のレベル比に基づいて前記可変振幅器の出力レベルを調整する。 - 特許庁

Each pixel 20 carrying out grayscale display by PWM is divided into a plurality of sub-pixels 10; data signals corresponding to different bit positions from each other in digital display data are supplied to the respective sub-pixels 10 and a PWM data signal is supplied to at least one of the plurality of sub-pixels 10 constituting one pixel 20 so as to decrease the clock frequency according to the division number into sub-pixels.例文帳に追加

各々ＰＷＭによる階調表示を行う各画素２０を、複数の副画素１０に分割し、各副画素１０には、デジタル表示データの互いに異なるビット位置に対応するデータ信号を供給し、１画素２０を構成する複数の副画素１０の内、少なくとも１つに対しＰＷＭデータ信号を供給することで、副画素への分割数に応じてクロック周波数の低減を図る。 - 特許庁

The lock detector is provided with a differential amplifier 19 that conducts subtraction between a phase comparison signal PC and an edge density signal ED of a clock recovery circuit 36, a DC detector 14 that converts a voltage level of a prescribed frequency region of an output signal from the differential amplifier 19 into a DC voltage, and a voltage comparator 15 that compares an output signal from the DC detector with a prescribed voltage VR.例文帳に追加

クロック再生回路３６の位相比較信号ＰＣとエッジ密度信号ＥＤとの減算を行う差動増幅器１９と、該差動増幅器１９の出力信号の所定の周波数領域成分の電圧振幅を直流電圧に変換する直流検波器１４と、該直流検波器１４の出力信号と所定の電圧ＶＲとを比較する電圧比較器１５とを備える。 - 特許庁

Thus, the circuit can deal with a system capable of varying a system clock frequency.例文帳に追加

同期処理回路の水平基準データをクロック周波数によって可変できるようにし、水平基準周期データを固定値から可変データ設定回路を設け、クロック周波数と入力信号から基準周波数設定を行い、基準周波数とのクロックシフト量の設定から自動的に水平基準周期データを算出するモードと、直接ファンクションで水平基準周期データを設定するモードの２モードを回路に追加し、システムクロック周波数を可変できるシステムに対応可能とした。 - 特許庁

The multiplex communication equipment performs communication between a master node and a plurality of slave nodes by serial communication based on a LIN communication protocol, supplies DC power supply generated from a commercial AC power supply to the master node, supplies a power cycle signal generated from the commercial AC power supply to the microcomputer of the master node, and corrects the error in accordance with fluctuation of a clock oscillation frequency by the power cycle signal in the microcomputer.例文帳に追加

ＬＩＮ通信プロトコルに基づくシリアル通信によりマスタ・ノードと複数のスレーブ・ノード間で通信する多重通信装置であり、商用交流電源から生成した直流電源をマスタ・ノードに供給するとともに、前記商用交流電源から生成した電源周期信号を前記マスタ・ノードのマイコンに供給し、該マイコンにおいて前記電源周期信号によりクロック発振周波数の変動に伴う誤差の補正を行う。 - 特許庁

A frequency recovery system synchronizes a data stream received, contains a first timing signal generator which receives the data stream, extracts timing information included in the data stream, and is structured for outputting a first timing signal based on the extracted timing information; a clock source for providing a second timing signal; and a data module for receiving the data stream to output the data stream at a requested speed.例文帳に追加

本発明による受信されたデータストリームを同期するための周波数回復システムは、データストリームを受信し、データストリーム内に含まれるタイミング情報を抽出し、抽出されたタイミング情報に基づいて第１のタイミング信号を出力するために構成された第１のタイミング信号発生器、第２のタイミング信号を提供するためのクロックソース、および、データストリームを受信し、そのデータストリームを要望される速度にて出力するためのデータモジュールを含む。 - 特許庁

By means of an arbitration circuit arranged in this circuit, in receipt of a writing request signal to the external register 16, an internal register writing signal 19 is generated synchronously with the operation clock frequency of the macro circuit 13 for performing an internal register writing signal generation cycle to be outputted, and if there is a cycle under operation, the cycle is canceled for controlling writing to the internal register 17.例文帳に追加

非同期バス１２に接続された外部レジスタ１５と、マクロ回路１３に接続された内部レジスタ１７との間に同期化バッファ１６を配置し、かつ外部レジスタ１６への書き込み要求信号を受信し、マクロ回路１３の動作クロック周波数に同期して内部レジスタライト信号１９を生成し、出力する内部レジスタライト信号生成サイクルを実行するとともに、既に実行中のサイクルがあればこれを取り消して内部レジスタ１７への書き込みを制御する調停回路１８を設ける。 - 特許庁

The frequency of the clock signal is automatically discriminated, and the optimal multiplication factor is determined by using the determination result.例文帳に追加

クロック信号ＣＫのカウンタ回路１３と、内部発振信号Ｓ１を出力する内部発振回路１１と、内部発振信号とクロック信号からカウンタ回路１３を制御するカウンタ制御信号Ｓ２を生成するカウンタ制御回路１２と、カウンタ回路のカウント値Ｋ２からＰＬＬ制御信号Ｓ３を生成するＰＬＬ制御回路１４と、クロック信号をＰＬＬ制御信号が示す逓倍率で逓倍したクロック信号ＣＫ２を生成するＰＬＬ回路１５とを備え、クロック信号の周波数を自動で判別し、その判別結果を用いて最適な逓倍率を決定する。 - 特許庁

When at least either of the multiplication ratio and the division ratio is changed to change the frequency of the first clock signal, the reference value calculation section recalculates the reference value.例文帳に追加

外部から入力される逓倍比及び分周比のうち少なくとも１に基づき、発振子が出力するクロック信号から入力される第１クロック信号を生成する第１クロック生成部と、第１クロック信号から第２クロックを作成するための基準値を算出する基準値算出部と、第１クロック信号のカウント値と基準値との比較結果に基づき、第２クロックを生成する第２クロック生成部とを有し、基準値算出部は、逓倍比及び分周比のうち少なくとも１つが変更され第１のクロック信号の周波数が変更されると、基準値を再度算出する。 - 特許庁