「clock frequency」に関連した英語例文の一覧と使い方(80ページ目) - Weblio英語例文検索

To provide a semiconductor device equipped with a memory BIST circuit capable of detecting a failure made obvious by the actual operation frequency of the semiconductor device without needing complex circuit designing accompanying clock switching.例文帳に追加

本発明は、クロック切り替えに伴う複雑な回路設計を必要とすることなく、半導体装置の実際の動作周波数で顕在化する不良を検出可能なメモリＢＩＳＴ回路を備えた半導体装置を提供することを目的とする。 - 特許庁

A digital PLL 103 interpolates and creates a sampling value of the read signal at the timing synchronized with a channel frequency by an interpolator 131 and creates a synchronizing clock and an interpolation phase signal fed back to the interpolator 131 by an NCO 134.例文帳に追加

デジタルＰＬＬ１０３は、補間器１３１により、チャネル周波数に同期したタイミングにおける読出し信号のサンプリング値を補間生成し、ＮＣＯ１３４により、同期クロックと補間器１３１に帰還する補間位相信号とを生成する。 - 特許庁

To provide an information reproducing unit capable of obtaining an accurate demodulation signal with a low clock frequency by performing AD conversion in the vicinity of the optimum sampling point of a reproduction signal and demodulating the reproduction signal on the basis of the average value of a signal obtained from there.例文帳に追加

再生信号の最適なサンプリング点の近傍をＡＤ変換し、そこから得られた信号の平均値に基づいて復調することにより、低いクロック周波数で正確な復調信号を得ることができる情報再生装置を提供する。 - 特許庁

To provide a multichannel signal processing apparatus which can confirm the deterioration in the audio quality in an ordinary multichannel signal processing apparatus for converting digital audio signals of all channels to analogue signals on based on a maximum frequency clock.例文帳に追加

最大周波数のクロックに基づいて全チャンネルのデジタルオーディオ信号をアナログ信号に変換する従来のマルチチャンネル信号処理装置における音質劣化を確認することができるようにするマルチチャンネル信号処理装置を提供すること。 - 特許庁

To eliminate a limitation on the clock frequency caused by the strobe signal delay variation due to voltage and/or temperature (PVT) variations so that data signals is driven with sufficiently high reliability and latched in appropriate timing by a memory controller.例文帳に追加

電圧および／または温度（ＰＶＴ）の変動によるストローブ信号の遅延の変化に起因して生じるクロック周波数の制限をなくし、メモリ・コントローラがデータ信号を十分に高い信頼性で駆動し適切なタイミングでラッチできるようにする。 - 特許庁

A reference signal is produced with a CLOCK signal of a prescribed frequency and a control signal formed with a binary signal composed of two values of (0, 1) controlling a level transition state, a driving signal of the analogue signal is produced by a pulse width modulation of the reference signal.例文帳に追加

所定周波数のＣＬＯＣＫ信号と、レベルの遷移状態を制御する、［０，１］の２値からなる制御信号に基づいて基準信号を生成し、該基準信号をパルス幅変調することにより、アナログ信号の駆動信号を生成する。 - 特許庁

A clock 1S of a frequency f_0 is impressed from the oscillator 1 of the lighting circuit 6 to a terminal CP of the system control part 7 in the converting circuit 10, and the lighting circuit 6 is controlled synchronously with the driving signals of the image sensors 8B, 8G and 8R.例文帳に追加

点灯回路６の発振器１からは、変換回路１０のシステム制御部７の端子ＣＰに周波数ｆ０のクロック１Ｓが印加されていて、イメージセンサ８Ｂ、８Ｇ、８Ｒの駆動信号に同期して前記点灯回路６が制御される。 - 特許庁

A linear velocity detecting means 7 monitors the linear velocity at the recording position on the optical disk 1 from the frequency of this wobble clock and when the linear velocity is within a prescribed range, the means 7 makes a recording signal processing means 6 perform a recording by operating it.例文帳に追加

線速度検出手段７は、このウォブルクロックｄの周波数から光ディスク１での記録位置の線速度を監視し、この線速度が所定の範囲内にあるとき、記録信号処理手段６を動作させて記録を行なわせる。 - 特許庁

The resolution bandwidth and the number of channels when measurement can be flexibly changed, by making the period of a clock signal for sampling data adjustable through the use of an A/D conversion means (110), a frequency selection means (130), and an APD unit (300).例文帳に追加

Ａ／Ｄ変換手段（１１０）と、周波数選択手段（１３０）と、ＡＰＤ部（３００）とでデータをサンプリングするクロック信号の周期を調整可能とすることで、測定時の分解能帯域幅やチャンネル数を柔軟に変更可能とする。 - 特許庁

Then, the frequencies of the clock signals ϕ1 and ϕ2 for transfer is switched to the frequency required for image reading before the start of output of an optical black pixel signal from the CCD image sensor prior to a prescribed period and image reading operation is started.例文帳に追加

そして、ＣＣＤイメージセンサ光学的黒画素信号の出力が開始されるよりも所定の期間だけ前に、転送用クロック信号φ１，φ２の周波数を画像読取時に必要な周波数に切り替えて画像読取動作に移行する。 - 特許庁

On the other hand, at the time of reading the image data from the frame memory 19, the high-speed horizontal clock frequency signals of about 60 MHz which is the quadruple of 15 MHz for instance are used and thus, the image data of 60 frames are read in one second.例文帳に追加

一方、このフレームメモリ１９から画像データを読み出す際には、例えば上記１５ＭＨｚの４倍の約６０ＭＨｚの高速の水平クロック周波数信号が用いられ、これにより１秒間に６０フレームの画像データが読み出される。 - 特許庁

When the reference clock can be acquired, a CPU 106 predictively calculates phase error information due to the secular change characteristic of the clock frequency from the VCO 104 by each period informed from a time count means 11 in advance on the basis of the phase error information outputted from a phase comparator 2, and stores a control voltage for correcting its phase error to a self-running DA setting memory 109.例文帳に追加

基準クロックが取得出来ている時、ＣＰＵ１０６は位相比較器２より出力される位相誤差情報より、予め計時手段１１０で通知される周期毎にＶＣＯ１０４のクロック周波数の経年変化特性による位相誤差情報を予測して算出し、その位相誤差を補正する制御電圧値を自走ＤＡ設定メモリ１０９に記憶する。 - 特許庁

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device.例文帳に追加

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。 - 特許庁

An endoscope system is equipped with an endoscope for driving a solid-state image sensor based on a clock signal whose frequency corresponds to the number of pixels of the solid-state image sensor, a processor device which produces a video signal for an image display based on an imaging signal output from the endoscope and the clock signal, and an option circuit board 56 for outputting by converting the video signal to a prescribed format.例文帳に追加

内視鏡システムは、固体撮像素子の画素数に対応した周波数のクロック信号に基づいて固体撮像素子の駆動を行う内視鏡と、内視鏡から出力される撮像信号及びクロック信号に基づいて画像表示用の映像信号を生成するプロセッサ装置と、映像信号を所定の形式に変換して出力するオプション基板５６とを備える。 - 特許庁

A optical transmission apparatus 100 generates a reference clock signal 30 whose frequency is lower than that of a data signal 10 and whose data rate is set to an integer fraction of that of the data signal 10, converts a composite signal 60 resulting from superimposing the data signal 10 and the reference clock signal 60 into an optical transmission signal 60a, and transmits the optical transmission signal 60a to an optical receiver 200.例文帳に追加

光送信装置１００では、データ信号１０の周波数よりも低周波域で、かつ、データレートが該データ信号１０の整数分の１に設定されたリファレンスクロック信号３０を生成し、データ信号１０とリファレンスクロック信号６０とが重畳された合成信号６０を光伝送信号６０ａに変換して光受信装置２００へ送信する。 - 特許庁

An amplifier 100 comprises: a VCO control voltage generation circuit 170 and VCO 160 for generating a PWM clock with a frequency dependent on a voltage level of the power supply voltage VDD; and a pulse width modulation circuit 130 for generating PWM signal PWMOUTP and PWMOUTIN with a pulse width in proportion to PWM data based on a PWM clock.例文帳に追加

アンプ１００は、電源電圧ＶＤＤの電圧レベルに依存した周波数のＰＷＭクロックを生成するＶＣＯ制御電圧発生回路１７０及びＶＣＯ１６０と、ＰＷＭクロックに基づいてＰＷＭデータに比例したパルス幅を持つＰＷＭ信号ＰＷＭＯＵＴＰ及びＰＷＭＯＵＴＮを生成するパルス幅変調回路１３０とを有して構成される。 - 特許庁

In a network system where a main apparatus being attached with an interface unit can communicate with another apparatus through a network, a signal detecting section 7 monitors a packet signal for the main apparatus being filtered through a switching hub 10, and a clock control section 8 controls a clock frequency being fed to the CPU section 4 of the network interface unit to increase or decrease.例文帳に追加

インタフェース装置を装着可能な本体機器と他の機器がネットワークを介して通信可能なネットワークシステムにおいて、スイッチングハブ１０を介してフィルタリングされる本体機器に対するパケット信号を信号検出部７が監視して、クロック制御部８がネットワークインタフェース装置のＣＰＵ部４に供給するクロック周波数を上げ下げ制御する構成を特徴とする。 - 特許庁

A clock can be collected from a burst mode signal having a specific frequency by using one device which is similar to American patents No.5, 237, and 290 except that a delay line used in each oscillator with a gate is selected in a controllable state so that oscillators with gates can provide clock signals having multiple frequencies.例文帳に追加

各ゲート付き発振器内で用いられている遅延ラインがそれらゲート付き発振器がそれぞれ複数の周波数でクロック信号を提供することができるように制御可能に選択されることを除いては米国特許Ｎｏ．５，２３７，２９０と同様のひとつの装置を用いて、所定の周波数を有するバースト・モード信号からクロックを回収することができる。 - 特許庁

An image processing apparatus which includes an interface of the PCI Express standard between a controller and an engine and supplies a reference clock with a frequency for PCI Express spread from the controller to the engine, starts oscillation of the reference clock after the I/O power supply voltage for PCI Express of the engine is settled within an operating-voltage range, when initiating the image processing apparatus.例文帳に追加

コントローラとエンジンとの間にＰＣＩ Ｅｘｐｒｅｓｓ規格のインターフェースを有し、コントローラからＰＣＩ Ｅｘｐｒｅｓｓ用の周波数を拡散させたリファレンスクロックをエンジンに供給する画像処理装置であって、画像処理装置の起動時に、エンジンのＰＣＩ Ｅｘｐｒｅｓｓ用Ｉ／Ｏ電源電圧が動作電圧内になった後に、リファレンスクロックを発振し始める。 - 特許庁

The television signal processing apparatus 200 for receiving the input of the composite video signal from the television signal receiver 100 includes: a PLL circuit 32 for generating a clock signal synchronously with a synchronizing signal on the basis of a phase difference between the synchronizing signal separated from the composite video signal and a frequency-divided system clock; and a video signal adjustment section for adjusting the video signal separated from the composite video signal.例文帳に追加

テレビジョン信号受信装置からコンポジット映像信号の入力を受けるテレビジョン信号処理装置であって，前記コンポジット映像信号から分離された同期信号との位相差に基づき，前記同期信号に同期した前記クロック信号を生成するＰＬＬ回路と，前記コンポジット映像信号から分離された映像信号を調整する映像信号調整部とを有する。 - 特許庁

An adder circuit adds the input signal Vin to a ramp calibration signal Vcal by inputting, to the sample/hold amplifier 10, the ramp calibration signal Vcal generated to have a frequency identical to that of a sampling clock signal and a predetermined gradient based on the sampling clock signal through calibrating capacitors Ccal having capacitance smaller than the capacitance of the sampling capacitor Cs.例文帳に追加

加算回路は、サンプリングクロック信号に基づいてサンプリングクロック信号と同一の周波数及び所定の勾配を有するように発生されたランプ較正信号Ｖｃａｌを、サンプリングキャパシタＣｓの容量よりも小さい容量を有する較正用キャパシタＣｃａｌを介してサンプルホールド増幅器１０に入力することにより、入力信号Ｖｉｎとランプ較正信号Ｖｃａｌを加算する。 - 特許庁

The liquid crystal display controller comprises: a first oscillator 435 and a second oscillator 436 for different dot clock frequencies; a VDP 80 for transmitting synchronizing signals based on the inputted dot clock frequency to the liquid crystal display device 36 together with image data; and an analog switch IC 438 for connecting one of the two oscillators to the VDP 80.例文帳に追加

液晶表示制御装置は、異なるドットクロック周波数を第一発振器４３５及び第二発振器４３６と、入力されたドットクロック周波数に基づいた同期信号を画像データと共に液晶表示装置３６へ送信するＶＤＰ８０と、２つの発振器の内のいずれか一方をＶＤＰ８０へ接続するアナログスイッチＩＣ４３８とを備えている。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ１０７は、ロジック回路１０６が判定結果と再生クロック信号から生成したロジック信号を、周波数／電圧コンバータ１０８が再生クロック信号の周波数から生成した電圧と電源電圧供給器１０９から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

The clock duty control circuits include: first and second storage circuits for respectively holding frequency-halved signals of the clock signal in the rise and fall; first and second DLL circuits for respectively delaying output signals of the first and second storage circuits by first and second fixed periods; and a combined circuit of output signals of both DLL circuits.例文帳に追加

クロックデューティ制御回路は、クロック信号をその立ち上がりおよび立ち下がりで２分周した信号をそれぞれ保持する第１および第２の記憶回路と、第１および第２の記憶回路の出力信号を、それぞれ、第１および第２の一定時間だけ遅延する第１および第２のＤＬＬ回路と、両方のＤＬＬ回路の出力信号の合成回路とを備える。 - 特許庁

In the image processing apparatus constituted by a plurality of integrated circuits for image processing having a proper clock oscillator, the power consumption is reduced by setting a power-saving set value, which is proper to each power-saving mode and is defined as a frequency division ratio having a greater value than a value set at a standard operation time, to the clock oscillator according to a mode selected by a user.例文帳に追加

固有のクロック発振器が搭載された画像処理用集積回路を複数含んで構成される画像処理装置において、標準運転時に設定される値よりも大きい値の分周比として定義され、各省電力モードに固有の省電力用設定値を、ユーザが選択したモードに応じて上記クロック発振器に設定することによって、消費電力を削減する。 - 特許庁

The frequency of an external clock signal is detected and a rough delay is preliminarily adjusted at the time of a DLL circuit operation, thereby enabling a feedback operation of the DLL circuit to be ended in a short time and a circuit area of a delay line to be reduced.例文帳に追加

外部クロック信号の周波数を検出してＤＬＬ回路動作時に概略的な遅延を予め調節することにより、ＤＬＬ回路のフィードバック動作を短時間内に終結させ、かつ遅延ラインの回路面積を減少させることができる構成とした。 - 特許庁

Two units of the analog shift register 12 or over are provided consecutively in the unit of consecutive 'N × spread code length ×M (M is a carrier center frequency ÷ chip rate)' stages and the transfer clock is selectively supplied to one unit or two consecutive units or over.例文帳に追加

前記アナログシフトレジスタは、連続する「Ｎ×拡散符号長×Ｍ（Ｍはキャリアの中心周波数÷チップレート）」段を１単位として連続して２単位以上を設け、１単位又は連続する２単位以上に転送クロックを切り換え供給できるようにする。 - 特許庁

A clock reproducing section 20 ANDs bits of standardized digital data and bits of 0xOFF, determines a distance between a frequency and a convergent point in sample data and extracts a sampling position where the distance is minimized, as a Nyquist point.例文帳に追加

クロック再生部２０は、規格化されたデジタルデータの各ビットと０ｘ０ＦＦＦとの各ビットとのＡＮＤをとり、その結果から、サンプルデータにおける周波数と収束点との距離を求め、その距離が最も小さくなるサンプリング位置をナイキスト点として抽出する。 - 特許庁

By inputting a noise width setting signal, a noise frequency setting signal, and a clock signal to the noise generating circuit 300 to generate the desired noise from the noise generating circuit 300, it is possible to easily evaluate the anti-noise properties of the circuit to be evaluated 200.例文帳に追加

ノイズ幅設定信号、ノイズ頻度設定信号、クロック信号をノイズ発生回路３００に入力し、所望のノイズをノイズ発生回路３００から発生させることにより、評価対象回路２００の耐ノイズ性を容易に評価することができる。 - 特許庁

When the remaining value is below the stipulated value, operation mode of the camera is switched automatically to power saving mode to give top priority to ensure the quantity of images taken by, for example, increasing the frequency of the operating clock of the CPU.例文帳に追加

そして、バッテリ残量が規定値を下回っていれば、たとえばＣＰＵの動作クロックの周波数を低下させる等、この電子カメラの動作モードを、撮影枚数の確保を最優先とすべく消費電力を抑えるための省電力モードに自動的に切り替える。 - 特許庁

The frequency-dividing part 2 is provided with a master/slave type T flip-flop, composed of D latch circuits 21 and 22 to be operated for latching signals impressed on a second input pair (D, D-), while defining an input local signal impressed to a first input pair 7 as the clock input.例文帳に追加

分周部２は、第１入力対７に印加される入力ローカル信号をクロック入力として第２入力対（Ｄ、Ｄ^−）に印加される信号をラッチする動作を行うＤラッチ回路２１，２２により構成したマスタスレーブ形のＴフリップフロップを備える。 - 特許庁

To provide a digital phase control method and a digital phase control circuit which can execute phase shifting with high accuracy and high resolving power as a whole, while keeping phase internal of a prescribed number of clock signals with the same frequency but different phase at a prescribed interval.例文帳に追加

同一周波数で位相の異なる所定数のクロック信号を、その相間隔を所定の間隔に保持したまま、全体として高精度に高分解能で位相シフトすることができるデジタル位相制御方法及びデジタル位相制御回路を提供する。 - 特許庁

A loop filter 14 gives a control voltage VC which smoothes the pulse train CP for generating a control voltage to the voltage control oscillator 15, and the voltage control oscillator 15 outputs the output clock CLK_B of the frequency corresponding to the control voltage VC.例文帳に追加

ループフィルタ１４は制御電圧生成用パルス列ＣＰを平滑化してなる制御電圧ＶＣを電圧制御発振器１５に与え、電圧制御発振器１５は制御電圧ＶＣに対応する周波数の出力クロックＣＬＫ＿Ｂを出力する。 - 特許庁

To provide a clock capable of elongating the receiving cycle of a time signal by optimizing the frequency of periodic signals counted for clocking a second time according to a difference between a first time indicated by a time code and a second time clocked in the interior.例文帳に追加

タイムコードなどによって示される第一の時刻と内部で刻時される第二の時刻の差に応じて、第二の時刻を刻時するために計数する周期信号の周波数を最適化して、時刻信号の受信周期を長くすることができる時計を提供する。 - 特許庁

The control part (18) measures the time width of a plurality of analog signals from the sensor (27) by using a clock signal having a specified frequency, calculates the difference of the measured time width of the signals and controls the writing timing according to the calculated difference.例文帳に追加

また、書き込み制御部（１８）は、同期検知センサ（２７）からの複数のアナログ信号の時間幅を、所定の周波数のクロック信号を用いて計測し、計測した各信号の時間幅の差を算出し、その差に従って書き込みタイミングを制御する構成にした。 - 特許庁

To provide a MEMS oscillator which compensates the temperature of a MEMS vibrator by a simple circuit, performs a gentle compensation having no jitter in a clock to be output and makes a fluctuation range to a reference value of a reference frequency identical to that of digital processing.例文帳に追加

簡易な回路によりＭＥＭＳ振動子の温度補償を行い、かつ出力するクロックにジッタを有さない緩やかな補償処理を行い、基準周波数の基準値に対する変動範囲を上記デジタル処理と同等とするＭＥＭＳ発振器を提供する。 - 特許庁

To provide a PLL circuit that limits an operation of a frequency comparator circuit with its output in the case of a lock range of the phase comparator circuit and stably reads data by conducting phase lock even in the case of a recovered data pulse with much clock jitter.例文帳に追加

位相比較回路の引き込み範囲に入っている場合は周波数比較回路の動作をその出力によって制限し、クロックジッタの多い再生データパルスの場合でも位相ロックがかかる安定なデータ読みとり動作を行えるＰＬＬ回路を提供する。 - 特許庁

A pulse signal including the estimated frequency and phase is generated, and a tempo clock pulse signal for expressing the beat of the audio signal is generated by periodically selecting a pulse from the pulse signal according to a rhythm structure (the number of beats) of the audio signal.例文帳に追加

そして該推定された周波数および位相を有するパルス信号が生成され、オーディオ信号のリズム構造（ビート数）に応じて該パルス信号から周期的にパルスを選択することにより、オーディオ信号の拍を表すテンポクロックパルス信号を生成する。 - 特許庁

In the copying device having a device for executing a copying operation, respective controllers individually switch/control the modulation rates of respective SSFG which frequency-modulate clock signals inputted to the respective devices at a prescribed period.例文帳に追加

複写動作を行うデバイスを有する複写装置において、指示される動作モードに応じて、各デバイスに入力されるクロック信号を一定の周期で周波数変調する各ＳＳＦＧの変調率を各コントローラが個別に切り換え制御する構成を特徴とする。 - 特許庁

To provide a semiconductor integrated circuit which can determine an accurate sleep period in a microcomputer including a start timer which operates on the basis of a low-speed clock having large frequency dispersion generated by a CR oscillation circuit during the sleep state of a CPU.例文帳に追加

ＣＰＵのスリープ状態時に、ＣＲ発振回路が生成する低速且つ周波数ばらつきの大きいクロックに基づき動作する起動タイマを備えるマイクロコンピュータにおいて、正確なスリープ期間を判定することができる半導体集積回路を提供する。 - 特許庁

To provide an optical disk, a magneto-optical disk, a disk device therefor and a data recording method, with which recording and reproducing characteristics and recording durability can be improved even when a data access speed is accelerated by increasing a channel clock frequency without depending on a linear velocity.例文帳に追加

線速度に依存することなくチャンネルクロック周波数を高めてデータアクセス速度を上げても、記録再生特性及び記録耐久性を向上することができる光ディスク及び光磁気ディスク並びにこれらのディスク装置及びデータ記録方法を提供すること。 - 特許庁

A pulse signal including the estimated frequency and phase is generated, and pulses are periodically selected from the pulse signal according to a rhythm structure (the number of the beat) of the audio signal, and thereby, a tempo clock pulse signal which expresses a meter of the audio signal is generated.例文帳に追加

そして該推定された周波数および位相を有するパルス信号が生成され、オーディオ信号のリズム構造（ビート数）に応じて該パルス信号から周期的にパルスを選択することにより、オーディオ信号の拍を表すテンポクロックパルス信号を生成する。 - 特許庁

An holdover part is provided a memory 15, a frame counter 11, an up/down counter 12, an up/down control circuit 13, a control part 14, and a decoder circuit 16, thus obtaining this digital DLL device for suppressing the fluctuation of the clock frequency in trouble with the relatively small memory capacity.例文帳に追加

ホールドオーバー部は、メモリ１５と、フレームカウンター１１と、アップ・ダウンカウンター１２と、アップ・ダウン制御回路１３と、コントロール部１４と、デコーダ回路１６を有し、比較的少ないメモリ容量で、障害時のクロック周波数変動を抑圧するデジタルＰＬＬ装置が得られる。 - 特許庁

To supply a stable CLK (clock), even when a VCO (voltage-controlled oscillator) which has a very wide frequency variation range is used by performing proper absence compensation, if an REF (reference signal, e.g. an inverted signal of horizontal synchronizing signal) is absent.例文帳に追加

ＲＥＦ（基準信号、例えば水平同期信号ＨＤＸを反転した信号）の欠落時に適切な欠落補償を行い、非常に広い周波数可変域をもつＶＣＯ１４を使用した場合でも安定したＣＬＫ（クロック）を供給できるようにすること。 - 特許庁

To provide a small optical pulse generation device whose wavelength band is wide, which has long stable operation reliability and a mass manufacture method, whose power of high frequency electric signal input (clock input) that at optical pulse generator requires is comparatively small.例文帳に追加

小型で波長帯域が広くかつ長期安定動作信頼性と量産製造方法とを兼ね備え、光パルス発生器が必要とする高周波電気信号入力（クロック入力）のパワーが比較的小さくて良い光パルス発生装置を提供する。 - 特許庁