「clock frequency」に関連した英語例文の一覧と使い方(85ページ目) - Weblio英語例文検索

To provide a single integral type analog/digital converter that uses a low frequency analog/digital conversion clock in order to monitor and measure an integral value of battery charging/discharging currents with low power consumption and extended dynamic range and measures an integral value even from a bipolar input current.例文帳に追加

バッテリーの充放電電流の積算値を監視、計測するために、低周波のＡ／Ｄ変換用クロックを使用しながら低消費電力化を図り且つダイナミックレンジを拡大するとともに、正負極性の入力電流に対しても一台の積分型Ａ／Ｄコンバータで積算値の計測を行うこと。 - 特許庁

In the decoding of the MPEG data, a clock frequency of the CPU 30 is adjusted so as to reduce electric power consumption of the CPU 30 on the basis of the data length Lv and La of an arithmetic operation unit in a period for the CPU 30 to perform an arithmetic operation to data of the arithmetic operation unit with respective arithmetic operation units included in the MPEG data.例文帳に追加

ＭＰＥＧデータのデコードでは、ＭＰＥＧデータに含まれる各演算単位ごとに、その演算単位のデータに対してＣＰＵ３０が演算を行う期間、その演算単位のデータ長Ｌv，Ｌaに基づいて、ＣＰＵ３０の消費電力が低減されるようにＣＰＵ３０のクロック周波数を調整する。 - 特許庁

The output signal of the prescaler 3 is used as the operating clock of the accumulator 7 and the accumulator 7 supplies a pulse the high level of which has the two-period width of the output signal of the prescaler 3 to the comparator circuit 13 for canceling the noise of the output of the circuit 13 caused by the switching of the collective frequency dividing number.例文帳に追加

プリスケーラー３の出力信号を、アキュムレータ７の動作クロックとし、アキュムレータ７は、前記総合分周数Ｎを切り替えることに基因する位相比較回路１３の出力のノイズをキャンセルするため、ハイレベルがプリスケーラー３の出力信号の２周期分の幅を有するパルスを位相比較回路１３に供給する。 - 特許庁

The semiconductor device has a comparator 4 comparing the output of the data input latch and the output of the data output latch with each other, a read/write control counter 5 generating read write mode switching signals by dividing a clock frequency, a means 14 reversing the data of the data input latch, and a means 8 making a refresh address counter serve also as the address generating counter of the test circuit.例文帳に追加

データ入力ラッチの出力とデータ出力ラッチの出力を比較するコンパレータ４と、クロックを分周してリードライトモード切替信号を発生させるリード／ライトコントロールカウンタ５と、データ入力ラッチのデータを反転する手段１４と、リフレッシュアドレスカウンタをテスト回路のアドレス発生と兼用する手段８とを持つ。 - 特許庁

Clocks that are shifted by one bit each in a light input data signal with a frequency being 1/n of a bit rate of the signal received by the photodiode 11 are fed to clock input terminals 7(1)-7(n) of the mobiles 6(1)-6(n) to separate and extract multi-channel low speed electric signals from the light input data signal of one channel.例文帳に追加

フォトダイオード１１に入力する光入力データ信号のビットレートの1/nの周波数で同光入力データ信号の１ビットずつずれたクロックを、各モービル６(1)〜６(n)のクロック入力端子７(1)〜７(n)に印加して、１チャネルの光入力データ信号から多チャネルの低速化した電気信号を各出力端子８(1)〜８(n)より分離抽出する。 - 特許庁

Each component has a function for providing resource request information necessary for itself, and on the basis of the information, a system management means 11 totally determines resources necessary for processing the designated information (a use device, a clock frequency of a CPU and the like, a memory usage amount, and the like) for setting and changing the system as a whole.例文帳に追加

各コンポーネントは自らが必要とするリソース要求情報を提供する機能を有しており、該情報に基いてシステム管理手段１１が、指定された情報の処理に必要とされるリソース（使用デバイスやＣＰＵ等のクロック周波数、メモリ使用量等）について総合的に判断してシステム全体の設定や変更等を行う。 - 特許庁

The power consumption of each group in the noticing logic gate is calculated by applying the total sum of the capacity, power supply voltage, clock frequency and the activation ratio for every group in consideration of influence of tr/tf of a signal to be inputted in the noticing logic gate or an individual gate inside the noticing gate and the total sum is defined as the power consumption of the noticing logic gate 105.例文帳に追加

着目論理ゲート，またはその内部の個別ゲートに入力される信号のｔｒ／ｔｆの影響を考慮して，グループ毎に，容量の総和，電源電圧，クロック周波数，並びに活性化率を適用して着目論理ゲート内の各グループの消費電力を計算し，その総和を着目論理ゲートの消費電力とする。 - 特許庁

When a indication for revision is inputted (S12), environmental information on the voltage of a battery as the power source and peripheral temperature is obtained (S14) and when the environment meet certain conditions (S16), the clock frequency, communication speed, etc., are switched to values higher than usual (S18), so that the revision process is performed fast (S20).例文帳に追加

そこで、バージョンアップの指示が入力された場合（Ｓ１２）、電源であるバッテリの電圧や周辺温度などの環境情報を取得し（Ｓ１４）、環境が一定の条件を満足していれば（Ｓ１６）、クロック周波数や通信速度などを通常時よりも高い値に切り替えることにより（Ｓ１８）、バージョンアップ処理を高速に実行する（Ｓ２０）。 - 特許庁

The filter/processor 216 inspects the smoothed error signal ERR_PTS and adjusts the audio restoring device 212 so as to skip or repeat an audio frame when rough synchronization control is required, or adjusts a frequency of an audio processing clock signal by supplying a control signal to an audio time axis circuit 215 when fine adjustment is required.例文帳に追加

フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁

A phase comparator 10 in a PLL circuit outputs a comparative output signal PDP indicating a phase error between a synchronizing signal SYN contained in a video signal and a phase comparing signal BLK, and a VCO 30 outputs a clock signal CK of a frequency corresponding to a DC voltage given from an LPF 20 that integrates the comparative output signal PDP.例文帳に追加

本ＰＬＬ回路における位相比較器１０は、映像信号に含まれる同期信号ＳＹＮと位相比較信号ＢＬＫとの位相誤差を示す比較出力信号ＰＤＰを出力し、ＶＣＯ３０は、比較出力信号ＰＤＰを積分するＬＰＦ２０から与えられる直流電圧に応じた周波数のクロック信号ＣＫを出力する。 - 特許庁

To provide a doze prevention device for vehicle which starts an alarm (alarm clock) of a portable terminal even when a vehicle is in a stopping state, and the vehicle is powered-off, and which freely changes the strength of the vibration, the frequency, the volume or the tone of the alarm according to the preference of a driver, and reduces manufacturing cost.例文帳に追加

車両が停止状態にあって車両の通電状態がオフになっても携帯端末のアラーム（目覚まし）を起動することができ、さらに、運転者の好みに合わせてアラームの振動の強さや、周波数、音の大きさ、音色などを自由に変更でき、製造コストを削減できる車両用居眠り防止装置を提供することを課題とする。 - 特許庁

To provide a characteristic impedance measuring system and its measuring method which can input a step pulse from a step pulse generator to an object to be measured, and reduce the difference from the characteristic impedance of the object to be measured caused by a measuring frequency of the characteristic impedance measured by using a clock pulse generator and calculated.例文帳に追加

ステップパルスジェネレーターからステップパルスを被測定物に入射し、特性インピーダンスを測定する特性インピーダンス測定装置において、クロックパルスジェネレーターを用いて測定して算出した特性インピーダンスが、被測定物の特性インピーダンスとの測定周波数に起因する差異を減少できる、特性インピーダンス測定装置およびその測定方法を提供する。 - 特許庁

To provide an AC-DC conversion apparatus capable of opening and closing a switch means at a preset instruction voltage phase of an AC power supply even if a clock frequency of a microcomputer shifts, to provide a motor drive device having the AC-DC conversion apparatus, and to provide an air conditioner, refrigerator, heat pump water heater, washing machine, and vacuum cleaner, which are equipped with the motor drive device.例文帳に追加

マイコンのクロック周波数がずれた場合であっても、予め設定した交流電源の指令電圧位相でスイッチ手段を開閉することができる交流直流変換装置、それを備えたモーター駆動装置、並びにそのモーター駆動装置を搭載した空気調和機、冷蔵庫、ヒートポンプ式給湯機、洗濯機及び掃除機を得る。 - 特許庁

When a phase frequency comparator 11 outputs an UP pulse, 2 NOR logic (NOR circuit 21) of the minimal delay time detection signal K2 and the UP pulse communicates a clock to an UP pulse counter 19, a lock-off detection signal K3 at an H level is outputted, and an L level is inputted to a reset period hold counter 17.例文帳に追加

さらに位相周波数比較器１１がＵＰパルスを出力していると、最小遅延時間検出信号Ｋ２とＵＰパルスとの２ＮＯＲ論理（否定論理和回路２１）によりクロックがＵＰパルスカウンタ１９に伝達し、Ｈレベルのロックはずれ検出信号Ｋ３が出力され、リセット期間保持カウンタ１７にＬレベルが入力される。 - 特許庁

To provide an oscillation circuit and an electronic circuit which can protect a principal circuit thereof from any surge voltage intruding from the outside through the input-output terminals, and which can oscillate at a stable frequency without being affected by changes in the power supply voltage of the oscillation circuit; and to provide a semiconductor device, a clock, and electronic equipment that are provided with these circuits.例文帳に追加

入出力端子を介して外部から侵入するサージ電圧から前記主要回路部分を保護することができ、しかも発振回路の電源電圧の変動の影響を受けることなく、安定した周波数で発振することができる発振回路、電子回路、これらを備えた半導体装置、時計及び電子機器を提供すること。 - 特許庁

The side channel information measuring device for measuring side channel information leakage from an encryption device comprises: a side channel information measuring unit for measuring the side channel information generated in the encryption device as an evaluation target; and a parameter setting unit for measuring a sampling rate in the measurement of the side channel information measuring unit on the basis of the clock frequency of the encryption device.例文帳に追加

暗号装置から漏洩するサイドチャネル情報を測定するサイドチャネル情報測定装置において、評価対象の暗号装置から発生するサイドチャネル情報を測定するサイドチャネル情報測定部と、サイドチャネル情報測定部の測定におけるサンプリングレートを、暗号装置のクロック周波数に基づいて設定するパラメータ設定部と、を備える。 - 特許庁

The mask control means comprises a counter for counting input clock signals of predetermined frequency, and the mask period correcting means controls to charge the count value of the counter, based on the value of the counter, upon receipt of the signals from the input and output of the gate means, as the value of the counter is inputted.例文帳に追加

また、マスク制御手段はあらかじめ定められた周波数のクロック信号を入力してカウントするカウンタを備え、前記マスク周期補正手段は該カウンタの値を入力して、前記ゲート手段の入力側あるいは出力側の信号を受けた際の前記カウンタの値に基づいて前記カウンタの値を変更するように制御する。 - 特許庁

To provide a digital information processing device with a digital signal reproducing circuit equipped with a clock control circuit, wide in frequency pull-in range and short in the pull-in time, in a phase-locked loop (PLL) configuration to increase the gain using an over-sampling method in order to reduce the operation delay time to occur in a digital PLL.例文帳に追加

デジタル方式のＰＬＬで発生する演算遅延時間を短縮するためにオーバーサンプリング方式を用いてゲインを高めるＰＬＬ構成において、周波数引込み範囲が広く、しかも引き込み時間が短いクロック制御回路により構成されたデジタル信号再生回路を備えたデジタル情報処理装置を提供する。 - 特許庁

To perform data transfer between respective modules, even in the case of using a transfer clock that is equal to or lower than the range of the operation frequency of the transmitting side driver circuit and the receiving side receiver circuit of an interface actually performing the data transfer in an image forming device, which performs data transfer between respective modules by utilizing a differential serial data bus.例文帳に追加

各モジュール間のデータ転送を差動型シリアルデータバスを利用して行なう画像形成装置において、そのデータ転送を実際に行なうインタフェースの送信側のドライバ回路及び受信側のレシーバ回路の動作周波数範囲以下の転送クロックを用いる場合でも、各モジュール間のデータ転送を行なえるようにする。 - 特許庁

The filter/processing apparatus 216 examines the smoothed error signal ERR_PTS and adjusts the audio decompression apparatus 212, such that an audio frame is skipped or repeated, when rough synchronization control is required, or supplies a control signal to an audio time axis 215 to adjust audio processing clock signal frequency, when fine control is required.例文帳に追加

フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁

Thereby the DFF 306 and the DFF 308 are operated in the rise and the fall of the double multiplication output 305 respectively to generate excellent each output signal 3010 and 3011 provided with the phase difference of 90° in the half frequency to the double multiplication output 305 by two clock division circuits 309 designed according to this structure.例文帳に追加

これにより、ＤＦＦ３０６は２逓倍出力３０５の立ち上がりで、またＤＦＦ３０８は２逓倍出力３０５の立ち下がりで動作し、この構成による２分周回路３０９により、２逓倍出力３０５に対し１／２の周波数で各々良好な９０°の位相差を持つ出力信号３０１０、３０１１が生成される。 - 特許庁

The printed board design device has a means which calculates an optimum interval between vias for each region of the printed board, based on each of the information including layout information on peripheral component arrangement and wiring, characteristic information on characteristics given to the components and the wiring, such as clock frequency, and information on a required noise suppression intensity, which are all used as input.例文帳に追加

プリント基板設計装置は、周囲の部品配置や配線のレイアウト情報、クロック周波数などの部品および配線に与えられた特性情報、要求されるノイズ抑制強度に関する情報を入力として用い、これらの各情報をもとに、プリント基板の領域ごとに適切なビア間隔を算出する手段を持つ。 - 特許庁

A plurality of transmitter side optical transmitters 1031, 1032,..., 103N receive a clock signal 102 with the same frequency and the same phase and transmit optical signals 1141, 1142,...114N whose overhead arrangement positions are changed for each wavelength by respective variable delay sections 107 under the control of a phase control section 126 to a transmitter side WDM device 121.例文帳に追加

複数の送信側光伝送装置１０３_1、１０３_2、……１０３_Nは、同一周波数で同一位相のクロック信号１０２を入力し、位相制御部１２６の制御の下でそれぞれの可変遅延部１０７で波長ごとにオーバヘッドの配置位置を変えられた光信号１１４_1、１１４_2、……１１４_Nを送信側ＷＤＭ装置１２１に送出する。 - 特許庁

To suppress deterioration of an operation frequency under an operation restriction in which (data delay time of a delay element×N) is necessary to be in a range of 1 period of the clock for a circuit of the conventional technology creating N phase clocks by arranging N delay elements, and to realize a circuit creating N phase clocks using a simple circuit.例文帳に追加

遅延素子をＮ個直列に配置することによりＮ位相クロックを生成する従来技術による回路では、遅延素子のデータ遅延×Ｎがクロック１周期の範囲内に収まる必要があり、この動作制限による回路の動作周波数低下を抑え、かつ、簡素な回路を用いてＮ個の位相クロックを生成する回路を実現する。 - 特許庁

To suppress variation in a period length of a lighting period or a reading period due to frequency variation of spread spectrum clocking even when the lighting period or the reading period is set to a desired period length in an image reading device in which the lighting period or the reading period is set by using the clock number of spread spectrum clocking.例文帳に追加

スペクトラム拡散クロックのクロック数を用いて前記点灯期間または前記読取期間を設定する画像読取装置において、点灯期間または読取期間を所望の期間長とした場合であっても、スペクトラム拡散クロックの周波数の変動による前記点灯期間または前記読取期間の期間長の変動を抑制すること。 - 特許庁

To provide a field device that executes arithmetic processing and communicates with an external device when connected to a transmission line for supplying power, and that needs only one configuration for low power consumption and for high-speed arithmetic processing by varying an operating clock frequency with respect to a current supplied from the transmission line and to the arithmetic processing.例文帳に追加

電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、伝送線路から供給される電流と演算処理に対する動作クロック周波数を可変して、低消費電力用または高速演算処理用を１種類の構成で実現するフィールド機器を提供すること。 - 特許庁

A front parallel RGB signal and a rear parallel RGB signal are arranged through interpolation processing in the time-base direction of the first and second intermediate parallel RGB signals, and the front parallel RGB signal, first and second parallel RGB signals, and rear parallel RGB signal are digital-to-analog converted and output with the clock of first frequency (f).例文帳に追加

第１と第２の中間並列ＲＧＢ信号の時間軸方向には補間処理により生成した前並列ＲＧＢ信号、後並列ＲＧＢ信号を配置し、前記前並列ＲＧＢ信号、第１、第２中間並列ＲＧＢ信号及び後並列ＲＧＢ信号をアナログ変換して前記第１の周波数（ｆ）のクロックで出力する。 - 特許庁

A BFK12 synchronized with the SOF signal 10 is supplied to a PC side codec and the clocks by the number of bits of digital voice in terms of the clock frequency synchronously with it are supplied to the codec so as to supply a prescribed amount of the voice data stored in a memory 41 to the codec 4 independently of fluctuations in the SOF signal 10.例文帳に追加

ＰＣ側ＣＯＤＥＣには、ＳＯＦ信号１０に同期したＢＦＫ１２を供給するとともに、これに同期して前記クロック周波数で前記デジタル音声のビット数分だけクロック供給することで、メモリ４１に蓄えられた音声データをＳＯＦ信号１０の変動に関わらずＣＯＤＥＣ４に一定の音声データを供給する - 特許庁

For example, the transfer clock frequency is set to a smaller one by totally considering the cases, etc. where: the image is not converted in the vertical and longitudinal directions; image data are developed to the developed data and it is not required to generate printing data from this developed data; size of the image data is smaller; printing speed is slower; and buffer capacity is larger.例文帳に追加

例えば、画像の縦横変換がないときや画像データを展開データへ展開処理しこの展開データから印刷データを生成する必要がないとき、画像データのサイズがより小さいとき、印刷処理速度がより遅いとき、バッファの容量がより大きいときなどを総合的に考慮してより小さな転送クロック周波数に設定するのである。 - 特許庁

The failure inspection apparatus comprises a transmission part for sending the test patterns to the integrated circuit with a specified clock frequency, a voltage application part having a gain variable amplifier and applying inspection voltage to the integrated circuit, a control part for controlling the gain of the gain variable amplifier, and a receiving part for accepting the result processed by the integrated circuit according to the test patterns.例文帳に追加

故障検査装置は、一定のクロック周波数でテストパターンを集積回路に送る送信部と、利得可変増幅器を有し、集積回路に検査電圧を印加する電圧印加部と、利得可変増幅器の利得を制御する制御部と、テストパターンに基づいて集積回路で処理された結果を受け取る受信部とを備える。 - 特許庁

In an optical signal receiving device, a switching controller selects a monitoring part as a connecting destination, based on bit rate information a5 corresponding to a transmission system classification sent from a frequency detector 5, and sends the connection control signal for operating the switching unit so that the selected monitoring part is connected to a clock, a data reproducer 3 in a performance monitoring circuit 6.例文帳に追加

パフォーマンスモニタ回路６では、切換制御部が、周波数検出回路５から送られてきた伝送方式種別に対応したビットレート情報ａ5に基づいて、接続先としてのモニタ部を選択し、選択されたモニタ部が、クロック・データ再生回路３と接続されるように、切換部を動作させるための接続制御信号を送る。 - 特許庁

The filter/processing apparatus 216 examines the smoothed error signal ERR_PTS, and adjusts the audio decompression apparatus 212, such that an audio frame is skipped or repeated, if rough synchronization control is required, or supplies a control signal to an audio time axis 215 to adjust audio processing clock signal frequency, if fine control is required.例文帳に追加

フィルタ／処理装置２１６は、平滑にされた誤差信号ＥＲＲ_ＰＴＳを検査し、粗い同期調節が必要であれば、音声フレームをスキップするかまたは繰り返すように音声復元装置２１２を調整し、細かい調節が必要であれば、音声時間軸２１５に制御信号を供給して、音声処理クロック信号の周波数を調節する。 - 特許庁

Each remote facility, on one hand, recovers the base frequency in the first and the second received portions, and, on the other hand, transmits to the network head a portion corresponding to time slots in the second portion received successively, after having overmodulated the clock signal included in the network head with data to be transmitted during the chosen time slots synchronized by the network head.例文帳に追加

各遠隔設備は、一方で、第一および第二受信部分内で基本周波数を回復し、他方で、ネットワークヘッドによって同期化された選択されたタイムスロットの間、伝送データでネットワークヘッドが含むクロック信号を過変調した後で、連続して受信された第二部分の中でタイムスロットに対応する部分をネットワークヘッドに伝送する。 - 特許庁

A signal converting circuit 6 converts an input signal of a measurement object into a pulse signal with a pulse width corresponding to a period of the input signal, a first timer 50a counts the pulse width using a timer period generated on the basis of the reference frequency generated by the clock device 7, and a microcomputer 50 calculates the period of the input signal using the count value.例文帳に追加

信号変換回路６は計測対象の入力信号の周期に応じたパルス幅のパルス信号に変換し、このパルス幅を第１のタイマ５０ａはクロック装置７で発生した基準周波数に基づいて生成したタイマ周期を用いてカウントし、マイコン５０はこのカウント値を用いて入力信号の周期を算出する。 - 特許庁

In the restart of data transmission, the calling signal identifier of a CO modem is reset to re-command the retransmission of the pilot tone and the synchronization of the clock frequency, a data transmission mode is re- established by using a characteristic parameter retained before, and a group of specific codes in a data stream from the CO modem are searched and detected to synchronize the CO modem and the RT modem.例文帳に追加

データ伝送を再開する場合、ＣＯモデムの呼出し信号識別子をリセットしてパイロット・トーンの再送とクロック周波数の同期化を再指令し、前に保存した特性パラメータを利用してデータ伝送モードを再確定し、ＣＯモデムからのデータストリーム内の特定符号群を探索・検出して、そのＣＯモデムとＲＴモデムを同期させる。 - 特許庁

With use of this specified pattern information, an output data generater 20 detects difference information between the data read out from the register 50 and the data read out at the last time, and speeds up a clock signal for writing generated from a frequency control circuit 11 in a section in which it is determined that the difference information is the same with each other.例文帳に追加

この特定したパターン情報を用いて、データ保持レジスタ５０から読み出されるデータについて、出力データ生成部２０において、直前に読み出されたデータとの差分情報を検出し、差分情報が同じであると判別した区間において、周波数制御回路１１において生成する書き込みのためのクロック信号を高速化する。 - 特許庁

A method of synchronizing two clocks coupled respectively to ingress and egress interfaces 6, 7 of a packet network 1, includes processes of: calculating a minimum packet transit time over the network in each of successive time intervals; and varying the frequency of the second clock so as to track variations in the minimum packet transit time.例文帳に追加

パケットネットワーク１の入口および出口インターフェイス６、７にそれぞれ結合した第一及び第二クロックを同期させる方法であって、前記方法は、ネットワーク１上の連続した時間間隔における最短パケット伝送時間を計算する処理と、最短パケット伝送時間の変動を追跡するように、第二クロックの周波数を変える処理を含む。 - 特許庁

To provide a photo-receiver shortening the decision time of an input disconnection while being capable of easily changing the decision time and being capable of deciding input disconnection, even if a clock frequency cannot be extracted from a receiving signal in the photo-receiver having a constitution in which the receiving signal at the post-stage of a capacitive element for AC coupling is detected.例文帳に追加

交流結合用容量素子の後段における受信信号を検波する構成を有する光受信器において、入力断の判定時間を短縮するとともに該判定時間を容易に変更でき、且つ受信信号からクロック周波数を抽出できない場合でも入力断を判定できる光受信器を提供する。 - 特許庁

In the controlling method for a dot marking device equipped with a solenoid valve type opening-closing mechanism using a solenoid coil, a dot interval at the present time point is measured from an actual state of discharge of a dot by a clock frequency and a set time of energizing of the solenoid coil is changed for correction, corresponding to the measured dot interval, so that the dot may have a substantially uniform diameter.例文帳に追加

ソレノイドコイルを用いた電磁弁式の開閉機構を備えるドットマーキング装置の制御方法であって、実際のドットの吐出状態から現時点のドット間隔をクロック周波数によって計測し、前記計測したドット間隔に対応して、前記ドットが略一定の径となるように前記ソレノイドコイルの設定通電時間を補正変更する。 - 特許庁

The phase matching circuit of the parallel data signals superposes synchronizing signals S lower in frequency than clock signals C on data signals which are parallel-transmitted from a transmission unit 10 to a receiving unit 20 through the intermediary of signal lines 30_1 to 30_N and adjusts the relative phase relation among the data signals on the basis of the synchronizing signals contained in the data signals which reach to the receiving unit 20.例文帳に追加

本並列データ信号の位相整合回路は、送信部１０から信号線３０_1〜３０_Nを介して受信部２０に並列伝送される各データ信号に対して、クロック信号Ｃよりも周波数の低い同期信号Ｓを重畳し、受信部２０に到達した各データ信号に含まれる同期信号に基づいて各々のデータ信号の相対的な位相関係を調整する。 - 特許庁

A PLL loop by phase comparison is constituted of a phase comparator 1 for detecting the phase difference between EFM signals 4, for which analog signals read from a disk are digitized and reproducing clock PCK signals 5, a loop filter 2 for filtering-processing the detected phase difference and a control oscillator 3 for controlling the frequency, based on the output of the loop filter 2 and outputting the PCK signals 5.例文帳に追加

ディスクから読みとったアナログ信号をデジタル化したＥＦＭ信号４と再生クロックＰＣＫ信号５との位相差を検出する位相比較器１と、検出された位相差をフィルタリング処理するループフィルタ２と、このループフィルタ２の出力に基づいて周波数を制御されＰＣＫ信号５を出力する制御発振器３とで位相比較によるＰＬＬループが構成される。 - 特許庁

A video processing method has the steps of, for example: inputting a 3D video signal and a 2D video signal; determining whether the video signal, which is input, is the 3D video signal or the 2D video signal; and converting a clock frequency of the video signal which is determined as the 2D video signal.例文帳に追加

上記課題を解決するために、本発明の一実施の態様は、例えば３Ｄ映像信号と２Ｄ映像信号とを入力するステップと、入力される映像信号が３Ｄ映像信号であるか２Ｄ映像信号であるかを判別するステップと、２Ｄ映像信号であると判別された映像信号のクロック周波数を変換するステップと、を有するように構成する。 - 特許庁

In an interference wave detection circuit of a heterodyne receiver, a local oscillator output signal or a clock oscillator output signal is modulated with an out-of-sound band reference signal, and it is determined whether the reference signal exists in a demodulated signal or not, or it is determined whether an interference wave exists or not on the basis of at least one of an amplitude level of the reference signal, the change of frequency, etc.例文帳に追加

ヘテロダイン方式の受信機の妨害波検出回路において、局部発振器出力信号又はクロック発振器出力信号を、音声帯域外の基準信号で変調するとともに、復調信号中に上記基準信号の有無、又は、基準信号の振幅レベル、周波数の変化等の少なくとも一つに基づいて妨害波の有無を判断する。 - 特許庁

A method for generating the test pattern for the tester includes: the step of cyclizing a first test pattern 201 generated in logic design with a cycle in accordance with a clock signal 20 of the highest frequency to be used in a semiconductor integrated circuit; and the step of changing a timing edge in the first test pattern 201 to a period boundary just before the timing edge, to generate a second test pattern 301.例文帳に追加

本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 - 特許庁

To provide a control method and a control device of an electric power steering device for improving safety and reliability, by preventing erroneous operation of a plurality of control part cooperative operations, even when being different in an operation clock frequency of a system constituted of a plurality of control parts having a main control part (a CPU or an MCU) and a subordinate control part (a CPU or an MCU).例文帳に追加

主制御部（ＣＰＵ若しくはＭＣＵ）及び隷属制御部（ＣＰＵ若しくはＭＣＵ）を具備した複数の制御部で構成されるシステムの動作クロック周波数が相違していても、複数の制御部協調動作の誤作動を防止し、安全性及び信頼性を向上した電動パワーステアリング装置の制御方法及び制御装置を提供する。 - 特許庁