「clock frequency」に関連した英語例文の一覧と使い方(84ページ目) - Weblio英語例文検索

This device has a mode for recording and reproducing video and sound along the same physical format and a mode for recording and reproducing only sound and the device reduces the rotational speed of a disk and lowers a processing clock frequency and recording laser power and reproducing laser power at the time of the mode of only sound as compared with that in the mode of the video and the sound.例文帳に追加

物理フォーマットが同一で、映像および音声を記録・再生するモードと、音声のみを記録・再生するモードをもち、映像および音声のモード時に比して、音声のみのモードでは、ディスクの回転速度を低下させ、処理クロック周波数を下げ、記録レーザーパワーを下げ、再生レーザーパワーを下げる。 - 特許庁

When the digital television broadcast receiver is manufactured, the input value of the controlled voltage generator 12 when the frequency of the system clock signal generated by the VCXO 11 generates reaches 27 MHz as a set value is checked, and this input value is previously written to a nonvolatile memory and made freely readable as a set input value 17 at a proper time.例文帳に追加

ディジタルテレビ放送受信機の製造時では、ＶＣＸＯ11の生成するシステムクロック信号の周波数が設定値の２７ＭＨｚとなる時の制御電圧生成器12の入力値を調べ、この入力値を不揮発メモリにあらかじめ書き込み、かつ適時、設定入力値17として読出し自在としておく。 - 特許庁

To provide a data transmission system capable of performing multi- point sampling and reducing generation probability of transmission errors without frequency-dividing clocks generated by a transmitter side to multiple and transmitting them to a receiver in the data transmission system for which a transmitter and the receiver are connected through plural data lines and clock lines.例文帳に追加

送信装置と受信装置とが複数のデータ線とクロック線とにより接続されたデータ伝送システムにおいて、送信装置側の生成したクロックを逓倍に分周して受信装置に送信しなくとも、多点サンプリングを可能とし、伝送誤りの発生確率を低減することが可能なデータ伝送システムを提供する。 - 特許庁

This transmitter realizes the clock function by counting the number of the pulses of a fixed interval generated from the waveform of the AC voltage of a fixed frequency and measuring elapsed time in a soft timer 14 and periodically obtains time-and-date information from a measuring instrument through a measuring instrument side interface 15 so as to correct the measurement error.例文帳に追加

ソフトタイマ１４において一定周波数の交流電圧の波形から生成した一定間隔のパルスの数をカウントして経過時間を計測することにより時計機能を実現し、この計測誤差を修正するために定期的に計量器側インターフェイス１５を介して計量器３から日時情報を取得する。 - 特許庁

Since the filter characteristics can be varied by altering the frequency of a clock signal entering the low-pass filter 1, a plurality of communication protocols can be dealt with through a simple arrangement without causing an increase in operation amount due to increase in the number of taps of the low-pass filter 1 as compared with a conventional example.例文帳に追加

而して、低域通過フィルタ１に入力するクロック信号の周波数を変更することでフィルタ特性を変化させるので、従来例に比較して低域通過フィルタ１のタップ数増加による演算量の増加を伴わずに簡単な構成で複数の通信規格に対応することが可能となる。 - 特許庁

In this communication device of a crystal-less oscillator and this self-calibrated embedded virtual crystal clock output method, a reference signal is provided, by one-side communication device at both transmission and reception ends of a communication system, to the other-side communication device, and the other-side communication device generates a corresponding reference frequency based on the reference signal.例文帳に追加

無石英発振器の通信装置と自動校正する嵌入式バーチャル水晶クロック出力方法は、通信システムの送受信両端の一通信装置により、もう一つの通信装置に参考信号を提供し、通信装置は、この参考信号を元に、対応する参考周波数を生成することができる。 - 特許庁

The local timing reproducing part 120 generates a multi-phase timing signal J2 comprised of a plurality of clock signals, whose toggle frequency is lower than that of the entire high-speed signal processing part 140 and which become a reference of digital signal processing in the high-speed signal processing part 140, and supplies it to the high-speed signal processing part 140.例文帳に追加

局所タイミング再生部１２０は、高速信号処理部１４０全体のトグル頻度よりもトグル頻度の低いクロック信号であって、高速信号処理部１４０におけるデジタル信号処理の基準となる複数のクロック信号でなる多相タイミング信号Ｊ２を生成して高速信号処理部１４０に供給する。 - 特許庁

To provide a clock generation circuit, a semiconductor integrated circuit, and a test device therefor which can prevent a decrease in detection rate and an increase in circuit size, reduce the effect of a multi-cycle path, correctly identify problem parts, and test at a higher frequency even if provided with test objects with different frequencies in a non-scanned cell test.例文帳に追加

非スキャンセルの試験において、検出率低下、回路規模の増大を防止でき、マルチサイクルパスの影響を低減でき、不具合箇所を的確に特定でき、異周波数の試験対象があっても高速側の周波数で試験をすることが可能な、クロック生成回路、半導体集積回路およびその試験装置を提供する。 - 特許庁

An SSC count value obtained by counting the number of spread spectrum clocks SSC_CLK for the fixed period is held in a counter buffer 51 and compared with various thresholds stored in a setting register 53 via a comparator circuit 55, and thereby a frequency level of the spread spectrum clock SSC_CLK at that time point is detected.例文帳に追加

その一定期間にスペクトラム拡散クロックＳＳＣ＿ＣＬＫを計数して得られたＳＳＣカウント値をカウンタバッファ５１に保持して、設定レジスタ５３に記憶された各種閾値と比較回路５５を介して比較することにより、その時点におけるスペクトラム拡散クロックＳＳＣ＿ＣＬＫの周波数レベルを検知することができる。 - 特許庁

Each network node generates a difference between two finally decided times and a frequency of a user clock supply section is synchronized on the basis of the difference between the finally decided two times between the two final time values and the difference between the two recent times of the selected network node.例文帳に追加

各ネットワークノードは、決定された最後の２つの時刻値の間の差分を生成し、最後の２つの時刻値の間の差分決定された最後の2つの時刻値の間の差分と、選択されたネットワークノードの最近の2つの時刻値の間の差分との比較に基づき、ユーザクロック供給部の周波数を同期化させる。 - 特許庁

After the determination, upon the change of the clock frequency of the transfer device, the element is applied to the transfer device after transition to a state where there is no task on a pipeline determining a transmission destination based on route information required for packet transfer.例文帳に追加

転送デバイスを同期化させる為に必要な要素を決定するテストを行うテスト領域で当該要素の決定後、転送デバイスのクロック周波数の変更に際し、パケット転送に必要な経路情報に基づいて送信先を決定するパイプライン上にタスクが存在しない状態へ遷移させた後、転送デバイスへ要素を適用する。 - 特許庁

In a CMOS circuit chip forming the semiconductor integrated circuit apparatus, a performance measuring circuit PMC is provided, and there are provided at every circuit function module CFM present in the CMOS circuit chip, a storage-table circuit MTC, a clock-frequency controlling circuit CFC, a power-supply-voltage controlling circuit SVC, and a board-bias controlling circuit BBC.例文帳に追加

半導体集積回路装置を形成するＣＭＯＳ回路チップにおいて、性能測定回路ＰＭＣを有し、ＣＭＯＳ回路チップ内の各回路機能モジュールＣＦＭ毎に記憶テーブル回路ＭＴＣ、クロック周波数制御回路ＣＦＣ、電源電圧制御回路ＳＶＣ、基板バイアス制御回路ＢＢＣを有する。 - 特許庁

When the scan speed of a laser beam is not fixed because of aberration property or the like of an fθ lens 120, the degree of unevenness of the scan speed of the laser beam is preliminarily measured by test exposure, and the frequency of a clock signal for reading out image data in one scanning of the laser beam is corrected in accordance with this degree.例文帳に追加

ｆθレンズ１２０の収差特性などによりレーザビームの走査速度が一定とならない場合に、テスト露光によりレーザビームの走査速度の不均一の度合を測定しておき、その度合に応じてレーザビームの１走査中における画像データを読み出すためのクロック信号の周波数を補正する。 - 特許庁

When it is known that a calling signal is to be sent to an RT modem, the calling signal identifier of a CO modem is set, a calling signal stand-by command is sent to the RT modem to interrupt the transmission of a pilot tone and the synchronization of a clock frequency with data transmission, and a characteristic parameter for transmitting the momentary data by two modems.例文帳に追加

ＲＴモデムに呼出し信号を送ることが判ったとき、ＣＯモデムの呼出し信号識別子を設定し、ＲＴモデムに呼出し信号待機指令を送り、データ伝送を伴うパイロット・トーンの伝送とクロック周波数の同期化を中断し、２つのモデムで、その瞬時データ伝送用特性パラメータを保存する。 - 特許庁

When testing the chip, the performance measuring circuit so measures such performances of the circuit function module as its operational speed and consuming power as to store the performance data in the corresponding storage-table circuit, and the storage-table circuit so measures the data amount fed to the circuit function module as to select its optimal clock frequency, power-supply voltage, and board bias.例文帳に追加

チップテスト時に、性能測定回路が回路機能モジュールの動作速度、消費電力などの性能を測定し該当する記憶テーブル回路に性能データを記憶させ、記憶テーブル回路は該当する回路機能モジュールに供給されるデータ量を計測して最適なクロック周波数、電源電圧、基板バイアスを選択する。 - 特許庁

When data volume to be stored in the buffer 8 is reduced due to jitter in the received image data or clock asynchronization (frequency deviation) between the transmitting side and the receiving side and an underflow inclination is generated, slow reproduction or a display image is freezed for a short period, the data volume to be stored in the buffer 8 is increased to solve the underflow inclination.例文帳に追加

受信映像データでのジッタや送信側と受信側のクロックの同期ずれ（周波数のずれ）により、バッファ８で蓄積データ量が減少し、アンダーフローの傾向になると、短い期間、スロー再生または表示画像をフリーズし、バッファ８での蓄積データ量を増加させてアンダーフロー傾向を解消する。 - 特許庁

To provide a liquid crystal driving device in which frequency of the shift clock of a scanning driver is reduced while displaying a black strip region that is set for displaying a wide image on a liquid crystal display panel and which has reduced size (integrated) and saved power consumption and a method for driving the device.例文帳に追加

液晶表示パネルにワイド画像の表示に伴って設定される黒帯領域を表示する場合に、走査ドライバのシフトクロックの周波数を低減し、もって、装置規模の小型化（集積化）および消費電力の低減を図ることができる液晶駆動装置およびその駆動方法を提供する。 - 特許庁

Thus one frame memory is used, to be able to store two frames of data by using the frame memory and a DDR SDRAM and adjusting the number of bits of inputted image data and a clock frequency, so that the mounting area, occupied by the frame memory and the cost price, can be reduced.例文帳に追加

本発明によれば、フレームメモリとしてDDR SDRAMを使用して、入力される映像データのビット数及びクロック周波数を調整することによって、一つのフレームメモリを使用して２フレームのデータを記憶することができ、これにより、フレームメモリが占める実装面積を減少させることができ、さらに原価も節減することができる。 - 特許庁

Control is thus performed to properly vary the frequency of a reception-side decoding clock DCK even when the line uses a network where the variance in packet delay is always large and the data amount does not show a normal distribution, thereby evading an overflow and an underflow of the reception-side buffer 114.例文帳に追加

このように制御することで、パケット遅延のばらつきが常時大きくてデータ量が正規分布を示さないネットワークを利用する回線の場合であっても、受信側の復号クロックＤＣＫの周波数を適切に変化させることができ、受信側のバッファ１１４におけるオーバーフローやアンダーフローが回避される。 - 特許庁

For a frequency correction value calculated by a timing estimation part 103, an AFC part 106 controls a reference signal oscillator 107 with high precision and then a virtual radio frame counter 113 operates with the clock generated by a PLL circuit part 111, so the cycle of the virtual radio frame is always shorter than the cycle of the radio frame.例文帳に追加

タイミング推定部１０３で算出した周波数補正値に対し、ＡＦＣ部１０６が高い精度で基準信号発振器１０７を制御すれば、仮想無線フレームカウンタ１１３はＰＬＬ部１１１で生成されたクロックで動作するので、仮想無線フレームの周期は無線フレームの周期に対して常に短くなる。 - 特許庁

To safely reduce the frequency to restrain power consumption by using the fact that an external feed clock is not referred to in a self-refreshing mode of, for example, a SDRSDRAM, DDRSDRAM, DDR2SDRAM or the like; and to safely transit between a low-power consumption mode and a normal high-performance mode.例文帳に追加

一例としてＤＤＲＳＤＲＡＭやＳＤＲＳＤＲＡＭやＤＤＲ２ＳＤＲＡＭなどのセルフリフレッシュモードでは外部供給クロックは参照されなくなるのを利用し、周波数を安全に低減して消費電力を抑え、かつ低消費電力モードと通常高パフォーマンスモードとの間を安全に遷移できるようにする。 - 特許庁

Optical signals in N channels (N is an integer 2 or greater), each having a specified bit rate per channel, are demultiplexed in time division to ultrahigh speed optical signals having a bit rate f, which are then inputted to a timing extraction system to output a timing clock at a frequency f/k (k is a natural number) which is synchronized with the ultrahigh speed signal.例文帳に追加

タイミング抽出系は、各チャネルごとに所定のビットレートを有するNチャネル（Nは2以上の整数）の光信号を時分割多重分離してビットレートｆとなった超高速光信号を入力し、その超高速光信号に同期した周波数ｆ／ｋ（ｋは自然数）のタイミングクロックを出力する。 - 特許庁

This computer system 1 monitors whether the internal temperature of the system exceeds four set temperature t1 to t4 or not and continues the execution of various applications within an on operation guaranteed temperature range by stepwise changing/limiting the clock frequency bands f1 to f3 of the CPU 2 or the power supply of function blocks B1 to B3.例文帳に追加

コンピュータ装置１は、システム内部の温度が、ｔ１〜ｔ４の４つの設定温度を越えたか否かを監視し、ＣＰＵ２のクロック周波数ｆ１〜ｆ３や機能ブロックＢ１〜Ｂ３の電源を段階的に変更・制限することによって、動作保証温度内での各種アプリケーションの実行の継続を図る装置である。 - 特許庁

The printer calculates timing for generating image data for outputting and timings capable of printing (S13 to S16) when the image data are input (S12), generates the image data for outputting by altering the frequency of a clock so as to correspond to timings when the printing can be done (S17, S18) and prints (S19).例文帳に追加

プリンターは、画像データを入力されると（Ｓ１２）、出力用の画像データの生成のタイミングおよび印刷が可能となるタイミングを算出し（Ｓ１３〜Ｓ１６）、印刷が可能となるタイミングに合うように、クロックの周波数を変更して出力用の画像データを生成し（Ｓ１７、Ｓ１８）、印刷を行なう（Ｓ１９）。 - 特許庁

When a phase shift of the reproduced signal relative to a channel clock is to be evaluated, based on a difference between an output from a waveform equalization circuit to equalize an input reproduced signal to a predetermined target equalization characteristic and the target equalization characteristic, a group delay characteristic with respect to the frequency of the waveform equalization circuit is fixed.例文帳に追加

入力された再生信号を所定の目標等化特性に等化する波形等化回路の出力と、該目標等化特性との差分から、前記再生信号のチャネルクロックに対する位相ずれを評価する際に、該波形等化回路の周波数に対する群遅延特性を一定とする。 - 特許庁

The microcomputer 10 calculates SOC of the lead battery 1 in a normal mode when the power is supplied from the generator 7, and is operated in a sleep mode not for calculating the battery charging state by reducing the operational clock frequency of a CPU when the power is supplied from the lead battery 1, and the power consumption is lower than that in the normal mode.例文帳に追加

マイコン１０は、発電機７から電力が供給されたときにノーマルモードで鉛電池１のＳＯＣを演算し、鉛電池１から電力が供給されたときにＣＰＵの動作クロック周波数が下げられバッテリの充電状態を演算しないスリープモードで動作し、ノーマルモードより低消費電力となる。 - 特許庁

In an extension board 101, a CPU 102 starts by the lowest clock frequency when a power is supplied, and acquires the power supply information of a power supply information holding means 23 and the extension equipment connection information of an extension equipment connection information holding means 25 from a printer 1 through an extended I/F 24.例文帳に追加

拡張ボード１０１では、電源投入時、最低クロック周波数で立ち上がり、ＣＰＵ１０２は、拡張Ｉ/Ｆ２４を介して、印刷装置１から電力供給情報保持手段２３の電力供給情報、及び、拡張機器接続情報保持手段２５の拡張機器接続情報を取得する。 - 特許庁

As a number-of-interface deciding device 100, information obtaining units 112-118 for respectively obtaining data directional characteristic information J2, clock information J4 showing frequency of the system operation, verification mode information J6 per each verification item, and access information J8 related to the time when inputting/outputting the data are provided.例文帳に追加

インタフェース数決定装置１００ として、データ方向性情報Ｊ２、システム動作の周波数を示すクロック情報Ｊ４、検証項目ごとの検証モード情報Ｊ６、データの入出力が行なわれている時刻に関するアクセス情報Ｊ８をそれそれ取得する情報取得部１１２ 〜１１８ を設ける。 - 特許庁

To prevent signal charge from overflowing in a vertical transfer section and a horizontal transfer section with addition of the signal charge, without increasing a frequency of a vertical transfer clock, when adding the signal charge in the vertical transfer section and in the horizontal transfer section while performing a line thinning-out operation.例文帳に追加

ライン間引き動作を行いつつ垂直転送部内および水平転送部内で信号電荷の加算を行う際に、垂直転送クロックの周波数を高くすることなく、信号電荷の加算に伴う垂直転送部および水平転送部での信号電荷の溢れを未然に防止できるようにする。 - 特許庁

In a magnetic disk system, operation clock frequencies of buffer-lock and the other of a magnetic disk device are made different for each SCSI ID, frequency bands of the noise radiation from the magnetic disk are made different for each magnetic disk device, and the device is constituted so that the superimposed noise does not reach a high level even if radiated.例文帳に追加

磁気ディスクシステムにおいて、磁気ディスク装置のバッファクロックその他の動作クロック周波数を、ＳＣＳＩ ＩＤ毎に、異なった周波数として、磁気ディスク装置から発生する放射ノイズの周波数帯域を、磁気ディスク装置毎に異なるようにし、放射ノイズが重畳されても高いレベルとならないようにする。 - 特許庁

When a low power consumption control circuit 18 receives a signal from a key detection switch 19 and sets ECU 11 to a sleep mode, a mode control signal PA is set to a low level, the oscillation operation of the ring oscillator is stopped, and the output of the multiplication clock signal POUT from the frequency multiplication circuit 17 is stopped.例文帳に追加

そして、低消費電力制御回路１８がキー検出スイッチ１９からの信号を受けてＥＣＵ１１をスリープモードにする場合には、モード制御信号ＰＡをロウレベルにしてリングオシレータの発振動作を停止させて周波数逓倍回路１７からの逓倍クロック信号ＰOUT の出力を停止させる。 - 特許庁

To provide a battery-less IC card operable both in contact and non-contact modes, which suppresses deterioration in throughput of a co-processor and achieves high-speed processing even in the non-contact mode where a clock frequency is lowered to save power consumption.例文帳に追加

接触方式と非接触方式とのいずれの方式でも動作可能なバッテリレスのＩＣカードにおいて、低消費電力化のために非接触環境時にクロック周波数を下げ場合にも、コプロセッサの処理性能の低下を抑え、非接触環境時でも高速処理を可能とするＩＣカードを提供する。 - 特許庁

In order to minimize a necessary range of a circuit for distributing a power consumption control signal, the circuit component of a control object is innovated without depending on an actual control of a power supply circuit by using technical skills such as clock frequency controls 26, 30 and 70 and power supply stop commands 31, 67 and 68.例文帳に追加

電力消費制御信号の分配に必要な回路の範囲を最小にするために、クロック周波数制御２６，３０，７０や電力供給停止コマンド３１，６７，６８などの手法を用いて、電源供給回路の実際の制御によることなく制御対象の回路構成部分を改変する。 - 特許庁

To provide a mixed mode symbol detecting device which is stably capable of interrupt-processing even if other interrupts of which the priority is high occur, without accompanying the speeding up of a clock frequency which causes the increase of consumption power, in a symbol detecting processing when a plurality of digital signals whose data rate are different, and analog signals are mixed.例文帳に追加

データレートが異なる複数のデジタル信号や、アナログ信号が混在する場合のシンボル検出処理において、消費電力が増大するクロック周波数の高速化を伴うことなく、優先度の高い他の割り込みが発生しても、安定した割り込み処理が可能な混合型シンボル検出装置を提供する。 - 特許庁

Correcting the target time of each pattern PF on the track TF by using a timing error of the pattern PE, and modulating the clock frequency using the difference of the reading time of each pattern PF and its corrected target time, each pattern PG is written on a track TG with the time delay obtained by calculation after reading the pattern PF.例文帳に追加

トラックTFの各パターンPFのターゲット時刻をパターンPEのタイミング誤差を使用して補正し、各パターンPFの読み出し時刻とその補正されたターゲット時刻との差分を使用してクロック周波数を変調しながら、各パターンPFを読み出してから計算で求められた遅延時間後にトラックTGに各パターンPGを書き込む。 - 特許庁

To provide a reception timing estimating circuit for radio communication equipment and a reception timing estimate method, that enable high accuracy measurement of the frequency deviation of a low speed clock signal used for generating an estimated reception timing, while suppressing increase in the power consumption, to enable high accuracy estimation of the reception timing of a radio signal.例文帳に追加

推定受信タイミング生成に用いられる低速クロック信号の周波数偏差を、消費電力の増大を抑圧しつつ高精度に測定し、無線信号の受信タイミングを精度良く推定することが可能な無線通信装置の受信タイミング推定回路及び受信タイミング推定方法を提供する。 - 特許庁

Disks of a plurality of types are discriminated by using the magnitude of a wobble signal or a wobble PLL clock signal through PLL in a state in which only focusing control is performed in a recordable disk in which wobble of the prescribed frequency including the absolute address and/or various information of the disk is formed.例文帳に追加

絶対アドレス及び／またはディスクの多様な情報が含まれた所定周波数のウォッブルが成形されている記録可能なディスクをフォーカシング制御だけを行った状態でウォッブル信号の大きさを用いるか、ＰＬＬを経たウォッブルＰＬＬロック信号を用いて複数タイプのディスクを判別する。 - 特許庁

Either the phase frequency comparator or the charge pump circuit is configured so as to enable the voltage generating operation of the output voltage VCNT of the loop filter Lp_Flt on the basis of an operation for detecting a phase difference between a reference clock signal RCLK and an output feedback signal VCLK executed by actions that are performed at different times.例文帳に追加

基準クロック信号ＲＣＬＫと出力帰還信号ＶＣＬＫとの位相差の検出動作に基づくループフィルタＬｐ＿Ｆｌｔの出力電圧ＶＣＮＴの電圧生成動作が時間差を有する複数の動作により実行されるように位相周波数比較器とチャージポンプ回路との一方が構成されている。 - 特許庁

In the case of inputting the analog video signals of the plural video formats, the video signal of an SDTV is sampled by the frequency which is almost the same as that of the dot clock of the video signal of an HDTV so that an analog low pass filter required as the preprocessing of A/D conversion is also used for the HDTV.例文帳に追加

複数の映像フォーマットのアナログ映像信号を入力可能とする場合に、ＳＤＴＶの映像信号をＨＤＴＶの映像信号のドットクロックと同程度の周波数でサンプリングすることで、Ａ／Ｄ変換の前処理として必要になるアナログローパスフィルタを、ＨＤＴＶ用のもので共通化することができる。 - 特許庁

Additionally, a phase comparator and a phase frequency comparator are used in digital and analog PLLs, respectively, and operation is made so that the cumulative phase error between an ideal period and a reference signal to be generated is reduced in the digital PLL, thus preventing the cumulative phase error from easily occurring in a long-term defect and hence generating the stable clock.例文帳に追加

またディジタルＰＬＬには位相比較器を、アナログＰＬＬには位相周波数比較器を用いると共に、ディジタルＰＬＬでは理想周期と生成する基準信号との累積位相誤差を減らすように動作させることにより、長期間の欠陥時にも累積位相誤差を生じにくくし、安定したクロックを生成する。 - 特許庁

On the other hand, a clock frequency divider 5 counts clocks from a voltage-controlled oscillator 4 to output a pulse signal 'g' for every count by a period of 188 bytes, a phase comparator 2 outputs a phase difference signal 'd' between the signals 'c' and 'g', and a smoothing unit 3 outputs it as a control voltage signal 'e'.例文帳に追加

一方、クロック分周器５により電圧制御発振器４からのクロックをカウントして１８８バイト周期分カウントする毎にパルス信号“ｇ”を出力し、位相比較器２がこれら信号“ｃ”“ｇ”間の位相差信号“ｄ”を出力し、平滑器３がこれを制御電圧信号“ｅ”として出力する。 - 特許庁

A temperature control device determines a fan revolving speed from a surrounding noise and a fan noise, and measures the temperature of an LSI that is a controlled object, determines, in the cooling capacity range of the determined fan revolving speed, an operating clock frequency that falls within an allowable temperature range, and controls the LSI to be connected.例文帳に追加

温度制御装置は、周囲雑音とファン雑音とからファン回転数を決定し、制御対象となるＬＳＩなどの温度を測定し、決定されたファン回転数の冷却能力の範囲内において、許容温度範囲に収まるような動作クロック周波数を決定して、接続されるＬＳＩを制御する。 - 特許庁

To generate a clock signal without damaging noise immunity in a high-frequency region when this semiconductor integrated circuit is applied to a VCO in a PLL, by suppressing the change quantity of the delay in a differential voltage-controlled delay cell against the change quantity of the control voltage input to a bias circuit which supplies bias voltages to the differential voltage-controlled delay cell.例文帳に追加

差動型の電圧可変遅延セルにバイアス電圧を供給するバイアス回路に対する制御電圧入力の変化量に対する電圧可変遅延セルの遅延量の変化量を抑制することにより、PLL のVCO に適用した場合に高周波領域でノイズ耐性を損なわずにクロック信号を生成する。 - 特許庁

To increase the information recording capacity of a recording medium without lowering the accuracy of a frequency offset for detecting by using a preamble, in an information recording/reproducing device for reproducing a clock at the recording of the information onto the recording medium by using the preamble and for reading out the information from the recording medium at the timing synchronized with a read signal.例文帳に追加

記録媒体に情報を記録した際のクロックをプリアンブルを用いて再生し、リード信号と同期したタイミングで記録媒体から情報を読み出す情報記録再生装置で、プリアンブルを用いて検出する周波数オフセットの精度を低下させることなく記録媒体の情報記録容量を増加させること。 - 特許庁

Effective image transfer pulses are outputted from effective images in an effective pixel transfer period that signal charge is read in, and dummy pixel transfer pulses whose clock frequency is higher than that of the effective pixel transfer pulses are outputted in a dummy pixel transfer period that signal charge is read out from the dummy pixels even after the effective pixel transfer period has elapsed.例文帳に追加

有効画素から信号電荷の読取を行う有効画素転送期間に有効画素転送パルスを出力し、有効画素転送期間経過後であってダミー画素から信号電荷の読取を行うダミー画素転送期間に、有効画素転送パルスよりもクロック周波数が高いダミー画素転送パルスを出力する。 - 特許庁