「clock frequency」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

HIGH FREQUENCY SIGNAL GENERATOR BY TIME REFERENCE OF CLOCK例文帳に追加

時計の時間基準による高周波信号発生器 - 特許庁

AUDIO-REPRODUCING DEVICE AND CLOCK-FREQUENCY CONTROL METHOD例文帳に追加

オーディオ再生装置およびクロック周波数制御方法 - 特許庁

It is also possible to maximize a clock frequency by increasing a clock frequency until the margin is lost by using it.例文帳に追加

また、前記余裕度がなくなるまでクロックの周波数を上げてクロック周波数最大化を図ることができる。 - 特許庁

The processor clock frequency is varied with respect to the motherboard clock frequency so that the processor clock can be arbitrarily set to its maximum operational frequency.例文帳に追加

プロセッサ・クロックをその最高動作周波数に適当にセットすることができるようにプロセッサ・クロック周波数がマザーボード・クロック周波数に対して変動させられる。 - 特許庁

A clock frequency dividing circuit comprises: multiple frequency dividers capable of setting a frequency dividing ratio of clock externally; a preset register group; and a selector.例文帳に追加

クロック分周回路は、クロックの分周比を外部より設定可能な複数の分周器、プリセットレジスタ群およびセレクタを有している。 - 特許庁

A feedback frequency divider 10 divides a frequency of the selected clock signal CLKS by a frequency division ratio N, and generates a comparison clock signal CLKC.例文帳に追加

帰還分周回路１０は、選択クロック信号ＣＬＫＳを分周比Ｎで分周して比較クロック信号ＣＬＫＣを生成する。 - 特許庁

The frequency division electric clock signal is input to a first mode synchronization semiconductor laser 16 for outputting a frequency division optical clock signal 18 having the same repetition frequency as a frequency f/N(GHz) of the frequency division electric clock signal.例文帳に追加

第１モード同期半導体レーザ16には、分周電気クロック信号が入力されて分周電気クロック信号の周波数f/N(GHz)と等しい繰り返し周波数の分周光クロック信号18が出力される。 - 特許庁

The clock synchronizing system includes a phase-locked loop circuit for generating a multiplication clock on the basis of a reference clock, a frequency dividing circuit for generating a frequency dividing clock on the basis of the multiplication clock and a frame pulse generating circuit for generating a frame pulse by frequency-dividing the reference clock, wherein the frequency dividing clock is phase-locked by the frame pulse.例文帳に追加

基準クロックに基づき逓倍クロックを生成する位相同期回路と、逓倍クロックに基づき分周クロックを生成する分周回路と、基準クロックを分周してフレームパルスを生成するフレームパルス生成回路とを備え、前記分周クロックは前記フレームパルスにより位相同期化がなされることを特徴とする。 - 特許庁

The data processor (26) which operates according to the clock signal, the data processor comprising a clock frequency variable means (30) which can change the frequency of the clock signal, and a clock frequency control means which uses the clock frequency variable means to control the frequency of the clock signal.例文帳に追加

クロック信号に従って動作するデータ処理装置（２６）であって、前記クロック信号の周波数を可変とするクロック周波数可変手段（３０）と、前記クロック周波数可変手段を用いて、前記クロック信号の周波数の制御を行うクロック周波数制御手段とを有することを特徴とする。 - 特許庁

The clock frequency divider has a division ratio determination means (503) for determining the division ratio of a self-clock frequency divider by referring to the division ratio of other clock frequency dividers and a frequency division clock generation means (519) for generating a frequency division clock by dividing frequencies of an input clock by the determined division ratio.例文帳に追加

他のクロック分周器の分周比を参照し、自己のクロック分周器の分周比を決定する分周比決定手段（５０３）と、前記決定された分周比で入力クロックを分周して分周クロックを生成する分周クロック生成手段（５１９）とを有することを特徴とするクロック分周器が提供される。 - 特許庁

The frequency control device 510 includes a clock generation circuit (clock generation section 512) for generating an output clock signal, and a frequency control section 514 for controlling the frequency of the output clock signal.例文帳に追加

周波数制御装置５１０は、出力クロック信号を生成するクロック生成回路（クロック生成部５１２）と、出力クロック信号の周波数を制御する周波数制御部５１４とを備える。 - 特許庁

Further, the clock frequency divider circuit has a mask circuit 10 for masking the clock pulses of the input clock signal according to the mask signal 25.例文帳に追加

更に、マスク信号２５に応じて入力クロック信号のクロックパルスをマスクするマスク回路１０を有する。 - 特許庁

If there is no identification indicating that information processing is in progress, the clock control part instructs the clock changing part 25 to decrease the clock frequency.例文帳に追加

実行中を示す識別が１つも無いときは、クロック変更部２５にクロック周波数のダウンを指令する。 - 特許庁

A clock conversion section 21 generates a high speed clock CLK3 having a frequency twice or more higher than a low speed clock CLK2.例文帳に追加

クロック変換部２１は、低速クロックCLK2よりも２倍以上高い周波数の高速クロックCLK3を生成する。 - 特許庁

Since the frequency of the driving clock is 1/2 of that of the clock by which display data is sent, the frequency of the driving clock can be lowered.例文帳に追加

また、駆動クロック周波数が表示データを送出したクロックの１／２の周波数になるので、クロックの周波数を下げることができる。 - 特許庁

To provide a clock generation device that reduces the risk of feeding a clock of a frequency deviating from a target frequency to a clock destination.例文帳に追加

目的の周波数からずれた周波数のクロックをクロックの供給先に与える危険性の少ない、クロック生成装置を提供する。 - 特許庁

To save power, the clock signal is distributed across the integrated circuit 2 at a distribution clock frequency lower than the operational clock frequency.例文帳に追加

電力を節約するために、クロック信号は、動作クロック周波数よりも低い分配クロック周波数で、集積回路２に渡って分配される。 - 特許庁

A system clock generating part outputs the frequency spread clock as a system clock by changing an oscillation frequency.例文帳に追加

システムクロック生成部は、発振周波数を変化させることにより、周波数拡散された周波数拡散クロックをシステムクロックとして出力する。 - 特許庁

A new frequency clock phase synchronizing section operates in accordance with the phase of a rise edge of a conventional clock, and a new frequency clock is outputted.例文帳に追加

従来のクロックの立ち上がりエッジの位相に合わせて新周波数クロック位相合わせ部が動作し、新周波数のクロックが出力される。 - 特許庁

A receiver side system clock frequency calculating section 18 calculates the frequency of a receiver side system clock to be generated by a system clock oscillation section 17.例文帳に追加

受信側システムクロック周波数算出部１８は、システムクロック発振部１７が生成する受信側システムクロックの周波数を算出する。 - 特許庁

The clock generating circuit 30 is equipped with the PLL 33 which outputs a clock (c) by performing feedback control over the frequency of a clock (d) from a variable frequency divider 37 whose frequency division ratio is variable and a variable frequency divider 32 which controls the frequency of a clock (a) to input a clock (b) to the PLL and whose frequency division ratio is variable.例文帳に追加

クロック生成回路３０は、分周比が可変である可変分周器３７からのクロックｄの周波数をフィードバック制御して、クロックｃを出力するＰＬＬ３３と、クロックａの周波数を制御し、クロックｂを上記ＰＬＬへ入力する、分周比が可変である可変分周器３２とを備えている。 - 特許庁

When the frequency of an original oscillation clock signal L1 is defined as X, and the frequency of a frequency-division clock signal L4 is defined as Y, the greatest common divisor Z of the frequency X and the frequency Y is calculated.例文帳に追加

原振クロック信号Ｌ１の周波数をＸとし、分周クロック信号Ｌ４の周波数をＹとして、周波数Ｘと周波数Ｙとの最大公約数Ｚを求める。 - 特許庁

To perform frequency comparison at a high speed by a reference clock frequency and to provide a sufficient response speed even in the case of obtaining the output clock signals of a frequency which is not the multiple of the reference clock frequency.例文帳に追加

基準クロック周波数の倍数でない周波数の出力クロック信号を得る場合も、基準クロック周波数で高速に周波数比較を行って十分な応答速度を得る。 - 特許庁

A method to decrease the video clock frequency includes steps of: detecting momentum for lowering the video clock frequency; lowering the video clock frequency within a range in which a circuit using the video clock, such as a PLL (Phase-Locked Loop) circuit can track the frequency fluctuation; and repeating the step for lowering the video clock frequency, until the video clock frequency modified with the step reaches a predefined frequency.例文帳に追加

ビデオ・クロックの周波数を下げる契機を検出するステップと、ビデオ・クロックを使用する回路（例えばＰＬＬ（Phase Lock Loop）回路）が当該周波数変動に追従できる範囲においてビデオ・クロックの周波数を下げるステップと、ビデオ・クロックの周波数を下げるステップを、当該ステップにより変更されたビデオ・クロックの周波数が所定の周波数になるまで繰り返すステップとを含む。 - 特許庁

To provide a method for constructing a chip scale atomic clock in which the clock frequency is stable.例文帳に追加

クロック周波数が安定したチップスケールの原子時計を構築する方法を提供する。 - 特許庁

The counter may be driven by a reference clock signal having a reference clock frequency.例文帳に追加

カウンタは、基準クロック周波数を有する基準クロック信号によって駆動され得る。 - 特許庁

The DCS clock (a) is given to a selector 22 as a clock (f) via a frequency divider 20.例文帳に追加

ＤＣＳクロックａは、分周器２０を経て、クロックｆとしてセレクタ２２に入力する。 - 特許庁

A desired clock frequency value recorded in a clock timing packet for transmitting a designated clock frequency from a gateway apparatus is inputted into a clock generator via a clock frequency variation range setting register 213 of a packet conversion apparatus, thereby generating a desired clock.例文帳に追加

ゲートウェイ装置から指定のクロック周波数を送出するクロックタイミングパケット内に記録された所望のクロック周波数の値を、パケット変換装置のクロック周波数変動範囲設定レジスタ２１３を介してクロックジェネレータに入力し、所望のクロックを発生させる。 - 特許庁

Another clock generating circuit 6 generates a second clock having a fixed second frequency.例文帳に追加

クロック発生回路６は、固定の第２の周波数を有する第２のクロックを発生する。 - 特許庁

HIGH FREQUENCY CLOCK TYPE COMPARATOR, COMPARISON METHOD, AND PROGRAMMABLE POLYPHASE CLOCK GENERATOR例文帳に追加

高周波クロック式比較器及び比較方法、並びにプログラム可能な多相クロック発生器 - 特許庁

To enable the frequency ratio of a detection object clock and a detection clock to be easily adjusted.例文帳に追加

検知対象クロックと検知用クロックの周波数比を容易に調整できるようにする。 - 特許庁

The idle time is a time interval in the single low-frequency dynamic frequency scaling clock cycle between termination of a single high-frequency dynamic frequency scaling clock cycle and termination of the single low-frequency dynamic frequency scaling clock cycle.例文帳に追加

前記休止時間は、単一高周波ダイナミック周波数スケーリングクロックサイクルの終了と前記単一低周波ダイナミック周波数スケーリングクロックサイクルの終了との間で単一低周波ダイナミック周波数スケーリングクロックサイクルの時間間隔である。 - 特許庁

An input frequency dividing unit 70 divides a frequency of an input clock signal CLKR by 50, and outputs a frequency divided input clock signal CLKS.例文帳に追加

入力分周部７０は、入力クロック信号ＣＬＫＲを５０分周して、分周入力クロック信号ＣＬＫＳを出力する。 - 特許庁

A frequency setting circuit 3 sets the frequency of clock signal of a master bus clock line to the operating frequency of a slave device to be controlled.例文帳に追加

周波数設定回路３は、マスタバスクロックラインのクロック信号の周波数を制御対象のスレーブデバイスの動作周波数に設定する。 - 特許庁

A detection part 5 detects whether or not the frequency difference between a frequency of a spread spectrum clock and a frequency of a PLL clock is within a first predetermined range.例文帳に追加

検出部5は，スペクトラム拡散クロックの周波数とPLLクロックの周波数との周波数差が第1の所定範囲内か否かを検出する。 - 特許庁

The frequency controlling device controls to output a frequency of a reference clock as the image clock when the image frequency is lower than a fixed value, and to output a frequency modulated in a fixed frequency range to the frequency of the reference clock as the image clock when the image frequency is higher than the fixed value.例文帳に追加

周波数制御装置は画像周波数が一定の値より低い場合は基準クロックの周波数を画像クロックとして出力し、画像周波数が一定の値より高い場合は基準クロックの周波数に対し一定の周波数範囲で変調された周波数を画像クロックとして出力ように制御する。 - 特許庁

To obtain a frequency comparator that can suppress a jitter amount of an extracted clock signal, even if the frequency comparator employs a clock extract circuit where a fundamental frequency of input data fluctuate slightly with respect to an integral multiple of a frequency of a compared clock signal and to provide the clock extract circuit using the frequency comparator.例文帳に追加

従来の周波数比較器をクロック抽出回路などに使用した場合、僅かな変動でも周波数比較器の周波数大端子又は周波数小端子に信号を出力してしまい、クロック抽出回路の特性に影響を与えてしまう。 - 特許庁

In the clock frequency control section 13, a clock frequency of the clock section 14 is reduced, for example, when the AC power supply frequency comes to be 49.8 Hz or less, and, thereafter, the clock frequency is returned to the previous level when the AC power supply frequency exceeds 49.9 Hz.例文帳に追加

クロック周波数制御部１３では、たとえばＡＣ電源の周波数が４９．８Ｈｚ以下になった場合にクロック部１４のクロック周波数を落とし、その後、ＡＣ電源の周波数が４９．９Ｈｚを超えた場合にクロック周波数を戻す。 - 特許庁

The 1/N counter 2 frequency-divides the received clock CK on the basis of a frequency division ratio set to its inside and outputs the result of frequency division to a PLL oscillator 3 as a frequency division clock CKn.例文帳に追加

1/Nカウンタ2は、入力されるクロックCKを内部に設定されている分周比に基づき分周し、分周結果を分周クロックCKnとしてPLL発振器3へ出力する。 - 特許庁

The variable frequency divider 18 frequency-divides the unit clock CKi by the number Y and outputs a signal having a frequency being n times as large as the frequency fr of the reference clock CKr.例文帳に追加

可変分周器１８は、パルス数Ｙで単位クロックＣＫ_i を分周し、基準クロックＣＫ_r の周波数ｆｒのｎ倍の周波数を持つ信号を出力する。 - 特許庁

To provide a variable frequency divider circuit that is synchronized with an input reference clock and provides frequency division clocks with a different frequency division ratio and to provide a clock frequency division method using the circuit.例文帳に追加

入力基準クロックに同期し且つ分周比の異なる複数の分周クロックを得る可変分周回路およびそれを使用するクロック分周方法を提供する。 - 特許庁

A control value determining circuit 19 adjusts a frequency of the receiving clock based on the measured first frequency difference so that the frequency substantially coincides with a frequency of the transmission clock.例文帳に追加

制御値決定回路１９は、検出された周波数差に基づき、受信クロックの周波数を、送信クロックの周波数とほぼ同一となるように調整する。 - 特許庁

Afterwards, a frequency switching means 124 switches a clock frequency for reboot.例文帳に追加

その後、周波数切り替え手段１２４がクロック周波数を切り替えて、リブートする。 - 特許庁

Thus, the frequency of the output triangular wave is the same as the frequency of a clock pulse CK.例文帳に追加

これにより、出力三角波がクロックパルスＣＫと同一周波数となる。 - 特許庁

Besides, the operating clock frequency of a main CPU 4 is detected.例文帳に追加

また、メインＣＰＵ４の動作クロック周波数を検出する。 - 特許庁