「clock monitor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To monitor the presence/absence of abnormality in a clock for a program of a microcomputer.例文帳に追加

マイコンのプログラム用クロックの異常の有無を監視する。 - 特許庁

A clock buffer circuit generates a reference clock signal in response to the external clock signal, and a delay monitor circuit delays the reference clock signal.例文帳に追加

クロックバッファ回路は、外部クロック信号に応答して基準クロック信号を発生し、遅延モニタは基準クロック信号を遅延させる。 - 特許庁

Firstly, to make the operation of the clock monitor control ready, a CPU sets a clock monitoring register built in a CPU 56 to enable a clock monitor.例文帳に追加

ＣＰＵは、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する。 - 特許庁

The clock/frame pulse generating and distribution system is provided with a clock/frame pulse input section 11, a system clock generating section 12, a clock/frame pulse output section 13, and a state monitor/control section 15.例文帳に追加

クロック／フレームパルス入力部１１と、システムクロック生成部１２と、クロック／フレームパルス出力部１３と、状態監視／制御部１５を有する。 - 特許庁

To control a phase of a pixel clock by using a simple constitution, and to monitor the pixel clock.例文帳に追加

簡単な構成で画素クロックの位相制御を可能にすると共に、画素クロックの監視をできるようにする。 - 特許庁

To provide a clock monitoring circuit capable of surely monitoring a clock stop with a simple circuit configuration by enabling each clock to monitor opposite clock.例文帳に追加

互いに相手のクロックを監視することができるようにして、簡単な回路構成で確実にクロック停止を監視することができるクロック監視回路を提供する。 - 特許庁

To provide a time signal clock which can efficiently monitor time signal music.例文帳に追加

効率良く報時曲のモニタを行うことができる報時時計を提供する。 - 特許庁

PERFORMANCE MONITOR FOR DISTRIBUTED SYSTEM UTILIZING SYNCHRONOUS CLOCK AND DISTRIBUTED EVENT LOG例文帳に追加

同期クロック及び分散事象ログを利用した分散システムにおけるパフォーマンス・モニタ - 特許庁

The synchronous mirror delay circuit includes a delay monitor circuit which delays a reference clock signal from a clock buffer circuit.例文帳に追加

ここに掲示される同期ミラー遅延回路はクロックバッファ回路からの基準クロック信号を遅延させる遅延モニタ回路を含む。 - 特許庁

To provide a clock abnormality detecting circuit for generating alarms by detecting abnormality of a clock signal, without requiring the clock signal for detection of frequency higher than that of a monitor target clock signal.例文帳に追加

監視対象クロック信号よりも周波数の高い検出用クロック信号を必要とせずクロック信号の異常を検出してアラームを生成するクロック異常検出回路を提供する。 - 特許庁

In a standby for the actual operation, a base clock signal, a feedback clock and a reference clock are alternately inputted to a phase comparator to monitor a lop filter output signal.例文帳に追加

実動作準備期間中に、基準クロック信号と帰還クロック及び参照クロックを互い違いに位相比較器に入力しループフィルタ出力信号をモニターする。 - 特許庁

To provide a real time clock which can function both as a system monitor and as a clock source while reducing a spatial loss and an electrical loss.例文帳に追加

スペース的、電力的なロスを減らしつつ、システムの監視、クロック源の双方として機能することが可能なリアルタイムクロックを提供する。 - 特許庁

A forward delay array sequentially delays forwards output clock signals from the delay monitor circuit and generates a delayed clock signal.例文帳に追加

正方向遅延アレイは遅延モニタ回路の出力クロック信号を正方向に順次に遅延させて、遅延クロック信号を発生する。 - 特許庁

Each control bock to be monitored operates monitor information collection processing based on monitor control data transmitted by a monitor control bock 30 for operating monitor control, and returns monitor information being the result of monitor as response data synchronously with a transmission clock received from the monitor control block 30.例文帳に追加

各被監視制御ブロックでは、監視制御ブロック３０が監視制御を行うために送信した監視制御データに基づいて監視情報収集処理を行うとともに、その監視結果である監視情報をレスポンスデータとして監視制御ブロック３０から受信した送信クロックに同期して返信する。 - 特許庁

The monitor device side synchronizes with the clock signal and resamples the deteriorated luminance signal BS 2.例文帳に追加

モニタ装置側ではこのクロック信号に同期して劣化した輝度信号ＢＳ２を再サンプリングする。 - 特許庁

To provide a frequency monitor circuit, a clock supply device which can inexpensively be constructed, the maintenance of which is easy and a frequency monitor method.例文帳に追加

安価に構築することができ、メンテナンスが容易である周波数監視回路、クロック供給装置、および周波数監視方法を提供する。 - 特許庁

To always monitor whether an input clock is a suitable one or not, and always appropriately perform switching of the clock.例文帳に追加

入力されたクロックが適切なものであるか常時監視することができ、クロックの切り替えを常時適切に行うことができるようにする。 - 特許庁

A forward delay array delays output clock signals from the delay monitor circuit sequentially in the forward to generate delay clock signals, and a mirror control circuit detects a delay clock signal synchronized with the reference clock signal from the delay clock signals.例文帳に追加

正方向遅延アレイは前記遅延モニタ回路の出力クロック信号を正方向に順次に遅延させて遅延クロック信号を発生し、ミラー制御回路は前記遅延クロック信号のうち、前記基準クロック信号と同期された遅延クロック信号を検出する。 - 特許庁

Monitoring a clock pulse from a conversion operation clock 10 by a monitor circuit allows a clock monitor circuit 7 to monitor number of bits confirmed by the successive approximation register 11 and the successive approximation type analog/digital converter is provided with a setting value storage register 17 to set a plurality of resolution setting values in order to allow the analog/digital converter to cope with each resolution requirement.例文帳に追加

監視回路が変換動作クロック１０のクロック・パルスを監視することで、クロック監視回路７は逐次比較レジスタ１１で確定しているビット数を監視し、また、個々に要求される分解能に対応するため、複数の分解能設定値を設定するための設定値格納レジスタ１７を備えている。 - 特許庁

ENERGY EQUIPMENT OPERATION STATUS DISPLAY MONITOR HAVING 24-HOUR CLOCK DISPLAY FUNCTION REGARDING CHARGE OF ENERGY例文帳に追加

エネルギーの料金に関する２４時間時計表示機能を有するエネルギー機器稼動状況表示モニター - 特許庁

To provide a performance monitor circuit capable of specifying a sampling interval by clock cycle and a method thereof.例文帳に追加

サンプリング間隔をクロック・サイクル単位で指定できる性能モニタ回路及びその方法を提供する。 - 特許庁

To provide a clock distribution method in an optical wavelength multiplex network that can extract a clock with equal accuracy to a reference clock from a transmission line frequency of a multiplexed optical signal or a monitor signal so as to realize clock distribution economically and to provide a clock distribution system.例文帳に追加

本発明の課題は、多重化された光信号あるいは監視信号の伝送路周波数から基準クロックと同等の精度のクロックを抽出でき、経済的にクロック分配を実現できる光波長多重ネットワークにおけるクロック分配方法及びクロック分配システムを提供することにある。 - 特許庁

The base station 11 has an input clock monitor section monitoring variation in delay time of transmission lines (a) to (c).例文帳に追加

基地局１１は、伝送路ａ〜伝送路ｃの遅延時間の変動を監視する入力クロック監視部を有する。 - 特許庁

The buffer monitor sends the buffer occupied amount reports to a clock drift detection and recovery component on the host device.例文帳に追加

バッファモニタは、バッファ占有量レポートをホストデバイス上のクロックドリフト検出および復旧コンポーネントに送信する。 - 特許庁

To provide a control/monitor signal transmission system that superimposes a control signal and a monitor signal on a clock signal so as to increase a transmitted average power.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に制御信号及び監視信号を重畳し、伝送する平均電力の大きくすることを目的とする。 - 特許庁

A flip-flop FF 5 receives a monitor period signal FP at its data input terminal and an output (c) resulting from inverting a reference clock signal CLK inverted at an inverter 4 at its clock terminal.例文帳に追加

ＦＦ５のデータ入力端子には監視区間信号ＦＰ、クロック端子には基準クロック信号ＣＬＫをインバータ４にて反転させた出力ｃが入力される。 - 特許庁

To provide a clock generator for consciously diffusing the frequency of a clock outputted to reduce a peak of electromagnetic interference to a television receiver and a personal computer monitor video receiver.例文帳に追加

出力するクロックの周波数を意識的に拡散して、テレビ受像機やパソコンモニタ映像受像機への電磁妨害のピークを減らすクロック発生装置を提供する。 - 特許庁

A CPU 30, a real time clock(RTC) 31, a CRT controller(CRTC) 32 and a character generator ROM (CG-ROM) 33 are provided in a processor 20, and a keyboard 26 and a monitor 49 are provided on the outside.例文帳に追加

プロセッサ２０内に、ＣＰＵ３０と、ＲＴＣ（Real Time Clock ）３１と、ＣＲＴＣ（CRT Contoroller ）３２と、ＣＧ−ＲＯＭ（Character Generator ROM ）３３とを設け、外部にキーボード２６とモニタ４９とを設ける。 - 特許庁

The user is informed of correction of the clock count part 6 by outputting the data of time by the clock count part 6 and the time information for correction which are inputted in the clock correction processing part 7 to the monitor output unit 20.例文帳に追加

時計補正処理部７に入力された時計カウント部６による時間のデータと補正用の時間情報とをモニタ出力ユニット２０に出力することにより、時計カウント部６の補正をユーザに報知する。 - 特許庁

Clock stop confirmation circuits 10_1 and 10_n monitor states of control clocks from clock control circuits 20_1 to 20_n and output a coincidence recognition signal to an internal register circuit 50 when confirming a stop state of clock supply.例文帳に追加

クロック停止確認回路１０_1 …１０_n は、クロック制御回路２０_1 …２０_n からの制御クロックの状態を監視し、クロック供給の停止状態を確認した場合、一致認識信号を内部レジスタ回路５０へ出力する。 - 特許庁

The clock distribution device 106 (107) executes the monitor of the interruption by supplying the system clock 102 multiplied by (n) by a multiplier 129 to an interruption detecting circuit 124 and by making the length of a half cycle of the system clock 132 as a reference.例文帳に追加

クロック分配装置１０６（１０７）は、逓倍器１２９でシステムクロック１０２をｎ逓倍したものを断検出回路１２４に供給してシステムクロック１３２の半周期の長さを基準として断の監視を行う。 - 特許庁

When none of the delay clock signals from the forward delay array is synchronized with the reference clock signal, a synchronous range control circuit allows the delay monitor circuit to adjust delay time of each clock signal transmitted to the clock driver to be the same.例文帳に追加

同期範囲制御回路は前記正方向遅延アレイの遅延クロック信号のうちいずれも前記基準クロック信号と同期されない時に、前記遅延モニタ回路に、そして前記クロックドライバに各々伝達されるクロック信号各々の遅延時間を同一に調節する。 - 特許庁

When the monitor voltages reaches the prescribed voltage, the circuit 30c outputs clock pulse signals CP2.例文帳に追加

また、モニタ電圧が所定の電圧に達した場合に、ＣＰ作成回路３０ｃからクロックパルス信号ＣＰ２を出力する。 - 特許庁

A start detecting sensor 71a is connected to a D terminal of the monitor circuit 182 via a waveform shaping circuit 183 and an input/output port 155, and a second clock circuit 181 is connected to a clock terminal of the monitor circuit 182 via an inverter 184.例文帳に追加

監視回路１８２には、Ｄ端子にスタート検出センサ７１ａが波形整形回路１８３及び入出力ポート１５５を介して接続され、ＣＬＫ端子に第２クロック回路１８１が反転器１８４を介して接続されている。 - 特許庁

This ASIC is provided with a delay monitor circuit constituted by serially connecting plural clock drivers having the same constitution as that of a standard clock driver to be used in the same chip and the clock drivers whose drive capabilities can be corrected.例文帳に追加

ＡＳＩＣにおいて、同一チップ内で使用される標準的なクロックドライバと同一の構成を有する複数のクロックドライバを直列に接続して構成される遅延モニタ回路と、ドライブ能力が補正可能なクロックドライバとを備える。 - 特許庁

The clock data recovery device 1 recovers clock signals and data based on inputted digital signals, and has an equalizer 10, a sampler 20, a clock generator 30, an equalizer controller 40 and a phase monitor 50.例文帳に追加

クロックデータ復元装置１は、入力したデジタル信号に基づいてクロック信号およびデータを復元する装置であって、イコライザ部１０，サンプラ部２０，クロック生成部３０，イコライザ制御部４０および位相モニタ部５０を備える。 - 特許庁

This semiconductor integrated circuit is provided with an internal clock signal generating circuit 10 and a data input/output circuit 20 and a clock receiver 11, a synchronization delay control circuit 12, a clock driver 13, an output control circuit 14, a delay monitor 15' and a control signal generating circuit 16 are provided inside the internal clock signal generating circuit 10.例文帳に追加

内部クロック信号発生回路１０と、データ入出力回路２０とが設けられ、内部クロック信号発生回路１０内には、クロックレシーバ１１、同期遅延制御回路１２、クロックドライバ１３、出力制御回路１４、ディレイモニタ１５′及び制御信号発生回路１６が設けられる。 - 特許庁

A residual monitor section 6 is provided to the buffer memory 2 and a frequency control section 7 for setting the frequency of the clock signal generated by the PLL circuit 5 is connected to the residual capacity monitor section 6.例文帳に追加

バッファメモリ２に残量監視部６を設け、この残量監視部６に前記ＰＬＬ回路５で生成するクロック信号の周波数を設定する周波数制御部７を接続する。 - 特許庁

A trouble caused by the high-speed clock generation circuit is easy to be discriminated from one caused by an internal circuit, because a signal for determining the stability of the high-speed clock is monitored by an external monitor.例文帳に追加

また、高速クロックの安定性を判定する信号を外部モニターできるため、故障が高速クロック発生部と内部回路のいずれに起因するかの切り分けが容易となる。 - 特許庁

The time distribution device 41 when receives a time instruction Tc sends it to the monitor system 1 and a clock device 42 of a lower stratum.例文帳に追加

時刻配信装置４１は時刻指令Ｔｃを受信すると、これを監視システム１及び下位の時刻装置４２へと送る。 - 特許庁

Until the monitor voltage reaches the prescribed voltage, a CP generating circuit 30c outputs clock pulse signals CP1.例文帳に追加

そして、モニタ電圧が所定の電圧に達するまでの間は、ＣＰ作成回路３０ｃからクロックパルス信号ＣＰ１を出力する。 - 特許庁

In the following examples, a terminal emulator is placed in roughly the center of the screen and a load average monitor, mailbox, and clock are placed in the upper right hand corner:例文帳に追加

次の例は、端末エミュレータを大体画面の中央に配置し、ロードアベレージモニタとメールボックス、時計を右上隅に配置する。 - XFree86

When a plurality of clock/frame pulses are synchronous or asynchronous in the clock/frame pulse generating and distribution system having a plurality of clock/frame pulse inputs, an individual mode is provided, a state monitor and control of the input clock/frame pulses is conducted, the optimum and ensured system clock/frame pulse is selected, generated and distributed.例文帳に追加

複数個のクロック／フレームパルス入力をもつクロック／フレームパルス生成および分配装置にて、複数個のクロック／フレームパルスが同期または非同期である場合において、個別のモードを有し、入力クロック／フレームパルスの状態監視および制御を行い、最適でかつ保証されたシステムクロック／フレームパルスを選択し、生成および分配する。 - 特許庁

Furthermore, the clock distribution circuit 1 includes an OR circuit 18 for controlling the clock gating signal generated by a combination circuit 16 on the basis of the estimation result of the monitor circuit 17 and a clock gating circuit 12 which distributes clock signals or stops distributing clock signals on the basis of the output signal of the OR circuit 18.例文帳に追加

さらに、クロック供給回路１は、モニタ回路１７の推定結果に基づいて、組合せ回路１６により生成されたクロックゲーティング信号を制御するＯＲ回路１８と、ＯＲ回路１８の出力信号に基づいて、クロック信号を供給又はクロック信号の供給を停止するクロックゲーティング回路１２とを有する。 - 特許庁

To provide a control/monitor signal transmission system that superposes a control signal and a monitor signal on a clock signal so as to obtain the control signal as a binary signal with a prescribed duty ratio and detects the monitor signal as a current signal.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に制御信号及び監視信号を重畳し、制御信号を所定のデューティ比の２値信号とし、監視信号を電流信号として検出することを目的とする。 - 特許庁