「common clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thus, clock is not required to be received from a common clock source.例文帳に追加

したがって、共通のクロック源からクロックを受信する必要がなくなる。 - 特許庁

A system clock common to transmission/reception is generated from a GPS clock received through a GPS receiver.例文帳に追加

ＧＰＳ受信機を介して受信されるＧＰＳクロックから送受信共通のシステムクロックを生成する。 - 特許庁

The main clock oscillator supplies a high-speed clock common to the main CPU and the plurality of sub CPUs.例文帳に追加

メインクロック発振器は、メインＣＰＵと複数のサブＣＰＵに共通の高速クロックを供給する。 - 特許庁

The clock generator 14 supplies a common enable signal phase locked to the area clock signal as well.例文帳に追加

クロックジェネレータ１４は、領域クロック信号に位相ロックされた共通イネーブル信号も供給する。 - 特許庁

Thus, the operation source clock of the digital PLL 16 is made common with the operation source clock of the analog PLL 15.例文帳に追加

これにより、ディジタルＰＬＬ１６の動作源クロックと、アナログＰＬＬ１５の動作源クロックとを共通にできる。 - 特許庁

A sub clock oscillator 10 always supplies a low-speed clock common to the main CPU and the plurality of sub CPUs.例文帳に追加

サブクロック発振器１０は、メインＣＰＵと複数のサブＣＰＵに共通の低速クロックを常時供給する。 - 特許庁

One clock is used as a system clock SCK (sys) of the ASICs 52 and a communication clock SCK (com) between the DSP 51 and ASICs 52 carried out in common.例文帳に追加

ＡＳＩＣ５２におけるシステムクロックＳＣＫ（ｓｙｓ）と、ＤＳＰ５１とＡＳＩＣ５２との間の通信クロックＳＣＫ（ｃｏｍ）とは共通とされる。 - 特許庁

At the time, each interpolation circuit performs interpolation processing for corresponding data by a common operation clock (1/2 clock) in which a period of the fixed clock is reduced to 1/2.例文帳に追加

このとき、各補間回路は、固定クロックの周期を１／２に低減した共通の動作クロック（１／２クロック）によって、対応するデータに補間処理を施す。 - 特許庁

To provide a clock recovery device capable of recovering a desired clock on the basis of clock frequency information without using the adaptive clock method in a network configuration wherein no common network clock can be used between node devices.例文帳に追加

ノード装置間で共通の網クロックを使用できないような網構成において、アダプティブクロック法を用いず、クロック周波数情報に基づいて所望のクロックを再生することが可能なクロック再生装置を提供する。 - 特許庁

To return the sampling clock SK of each slave station of a main-rear integrated type protective relay device, in the restoration of a vanished common clock KA of each slave station, from an internal clock KB to the clock KA while minimizing the fluctuation by the slippage between the clock KA and the clock KB.例文帳に追加

主後一体形保護継電装置の各子局の消失した共通クロックＫ_A が復旧したときに、各子局のサンプリングクロックＳＫを、クロックＫ_A と内部クロックＫ_Bのずれによる変動を少なくして、クロックＫ_BからクロックＫ_A に戻す。 - 特許庁

The transmitting side apparatus 101 to which the service clock and a common clock have been inputted operates setting data by grasping comparatively rough second variations of the common clock and the service clock to reduce fine first variations of the common clock and the service clock which have been adjusted by adjusting frequencies and phases with operated digital setting data, and outputs the first variations and the setting data while containing them in clock data.例文帳に追加

送信側装置１０１は、サービスクロックと共通クロックを入力され、演算されたディジタルの設定データにより周波数位相調整した調整済み共通クロックとサービスクロックとの微細な第一の変動が小さくなるよう、共通クロックとサービスクロックとの比較的粗な第二の変動を把握して設定データを演算すると共に、第一の変動と設定データをクロックデータに内包し出力する。 - 特許庁

The portable information terminal is attached inside an analog display clock 1 and connected to a power source common with the movement of the clock.例文帳に追加

携帯情報端末機はアナログ表示時計１の内部に取り付けられて、時計のムーブメントと共通の電源に接続される。 - 特許庁

The bus 30 includes a clock wiring 31 which is connected via a common mode choke coil 50 and transmits a clock signal.例文帳に追加

このバス３０は、コモンモードチョークコイル５０を介して接続される、クロック信号を伝送するクロック配線３１を含んでいる。 - 特許庁

The latch circuit and the processing circuit input in common the output of a clock buffer (101) which receives the external clock signal.例文帳に追加

前記ラッチ回路と前記処理回路は前記外部クロック信号を受けるクロックバッファ（１０１）の出力を共通に入力する。 - 特許庁

To provide an AV system provided with an alarm clock function much higher than a common alarm clock in an alarming capability.例文帳に追加

目覚しとしての能力が一般的な目覚し時計と比べて数段高い目覚し機能を備えたＡＶ装置を提供する。 - 特許庁

pertaining to a transmission technique that does not require a common clock between the communicating devices 例文帳に追加

交信装置の間の一般的な時計を必要としない透過法に関係します - 日本語WordNet

In the meantime, the slave transmission device has a second calculation part for calculating a second differential value indicating a differential value between the common clock and a slave clock which is a clock used in the present device.例文帳に追加

一方、スレーブ伝送装置は、共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部を備える。 - 特許庁

Thus, a frequency of the operation clock can be reduced to approximately 1/2 of the fixed clock by performing interpolation processing parallel by the common operation clock.例文帳に追加

このように、共通の動作クロックによって補間処理を並列的に行うことにより、動作クロックの周波数を固定クロックの１／２程度にまで低減させることができる。 - 特許庁

To provide a clock signal synchronization circuit for synchronizing clock signals between a plurality of modules without using any externally existing common clock signal generator.例文帳に追加

外部に存在する共通のクロック信号発生器を用いることなく、複数のモジュール間におけるクロック信号の同期を得るクロック信号同期回路を提供する。 - 特許庁

Each of the plurality of microcomputers has a simple hardware configuration having an external clock and the common memory being common for the plurality of microcomputers.例文帳に追加

複数のマイコンのそれぞれは、複数のマイコンに共通の外部クロック、共有メモリを有する単純なハードウェア構成を取っている。 - 特許庁

A receiving side apparatus 102 to which the common clock and clock data have been inputted recovers and outputs the service clock by controlling an oscillation frequency by grasping comparatively rough variations of the common clock and the oscillation frequency to match fine third variations of the frequency and phase adjusted common clock and oscillation frequency with the first variations according to the setting data.例文帳に追加

受信側装置１０２は、共通クロックとクロックデータを入力され、設定データに従い周波数位相調整した調整済み共通クロックと発振周波数との微細な第三の変動が第一の変動と一致するよう、共通クロックと発振周波数との比較的粗な第四の変動を把握して発振周波数を制御し、サービスクロックを回復し出力する。 - 特許庁

An oscillator 1 supplies a clock signal CLK0 common to two arithmetic processing circuits 2, 3.例文帳に追加

発振器１は、２つの演算処理回路２，３に共通のクロック信号ＣＬＫ０を供給する。 - 特許庁

The CTB5 in each divided area supplies a common clock signal to ICG1 in the disposed area.例文帳に追加

そして、区分された各領域に一つずつＣＴＢ５（クロックツリーの末端のＣＴＢ）が配置される。 - 特許庁

Furthermore, common sampling clock signals CLK are input to the respective A/D converters (1), (2).例文帳に追加

また、各Ａ／Ｄコンバータ（１）、（２）には共通のサンプリング用のクロック信号ＣＬＫを入力する。 - 特許庁

An MPU 1 has clock output terminals for the specified number of channels, and from among them, a clock terminal CLK2 for a specified channel is connected in common to the clock input terminals of a plurality of motor drivers 5b and 5c.例文帳に追加

ＭＰＵ１は所定チャンネル数のクロック出力端子を有し、うち、所定チャンネルのクロック端子ＣＬＫ２は複数のモータドライバ５ｂ，５ｃのクロック入力端子に共用接続される。 - 特許庁

Compensation information of a timestamp is generated by comparing the common reference clock information with the reference clock of each data stream by a compensation information generating part 1006.例文帳に追加

補正情報生成部は、共通基準クロック情報と、各データストリームの基準クロックを比較しタイムスタンプの補正情報を生成する。 - 特許庁

To provide an isochronous communication node and a local clock circuit that isochronous communication by a common local clock can be performed.例文帳に追加

共通のローカルクロックによるアイソクロナス通信を行うことを可能とするアイソクロナス通信ノード及びローカルクロック回路を提供することである。 - 特許庁

The reference clock signal is modulated by a piece of information on a common time basis for the master device and the slave device and the modulated reference clock signal is transmitted, thereby simultaneously transmitting the clock and the common time basis information.例文帳に追加

マスタ装置及びスレーブ装置用の共通時間基準に関する１つの情報により基準クロック信号を変調して、変調された基準クロック信号を伝送することにより、クロックと共通時間基準の情報とを同時に伝送する。 - 特許庁

In the ASIC2, the reception clock signal and the transmission clock signal which are originally common are separated so that it is possible to easily set an arbitrary transmission timing.例文帳に追加

ASIC２では本来共通である受信クロック信号と送信クロック信号とを別々にすることにより、任意の送信タイミングを容易に設定できるようにする。 - 特許庁

The media source 101 or the media SYNCs 1 and 2 decide the common reproduction time 105 according to a global wall clock time calculated corresponding to a sample clock time.例文帳に追加

メディアソース１０１又はメディアシンク１、２は、サンプルクロック時間に応じて計算された、グローバルウォールクロック時間に応じて共通再生時間１０５を決定する。 - 特許庁

To the variable delay circuit 2 in common, the delay amount is controlled by delay control signals N9 and a frequency division clock for feedback is generated from a delay clock.例文帳に追加

共通の可変遅延回路２に対し、遅延制御信号Ｎ９により遅延量を制御し、該遅延クロックからフィードバック用の分周クロックを生成する。 - 特許庁

Thus, only the I/O function to which the clock is supplied is operated, and when the transfer of data ends, the supply of the clock is stopped, and the common bus is released.例文帳に追加

クロックを供給されたＩ／Ｏ機能のみ動作し、データの転送が終了した時点でクロックの供給を停止し、共有バスを開放する。 - 特許庁

A plurality of I/O functions are connected to a common bus, and the clock pin of each I/O function is projected to the outside.例文帳に追加

共通バスに複数のＩ／Ｏ機能を接続し、各々のＩ／Ｏ機能のクロックピンを外部へ出す。 - 特許庁

To efficiently configure a clock with a different display specification while utilizing as many common parts as possible.例文帳に追加

なるべく多くの共通部品を使用しながら効率よく異なる表示仕様の時計を構成する。 - 特許庁

The serial communication circuits are composed so as to synchronize with a common clock signal to operate.例文帳に追加

これらのシリアル通信回路は、共通のクロック信号に同期して動作するように構成されている。 - 特許庁

Then, the internal circuit is actually divided into the plurality of hierarchical blocks, a clock tree inside the hierarchical block is generated with the common and exclusive clock ports as a route according to the changed temporary wiring, and then the clock tree between the hierarchical blocks is generated with a clock source where the clock is supplied as the route.例文帳に追加

続いて、内部回路を、実際に複数の階層ブロックに分割し、変更された仮配線に従い、共通および専用のクロックポートをルートとして、階層ブロック内のクロックツリーを生成した後、クロックが供給されるクロックソースをルートとして、階層ブロック間のクロックツリーを生成する。 - 特許庁

To provide a wireless communication device, capable of restarting clock generation by a control of a baseband unit which operates on the same clock as that used by a high-frequency unit at a stop of clock generation, and capable of easily matching the timing of the restart of the clock generation and a timing of other operations, using the same common reference clock.例文帳に追加

高周波部のクロック停止をそれと同じクロック信号で動作するベースバンド部で制御してもクロック発振を再開可能であり、該再起動のタイミングを、共有時計を基準とする他の動作とタイミング的に整合させることが容易な無線通信装置を提供する。 - 特許庁

Shift operation of the shift register 3 corresponding to the driving clock switches common signal lines as control targets of a common driving circuit 4 to apply sequential driving voltage to the common signal lines C0-C3.例文帳に追加

この駆動クロックに応じたシフトレジスタ３のシフト動作により、コモン駆動回路４の制御対象となるコモン信号線が切り替えられ、各コモン信号線Ｃ０〜Ｃ３に順次駆動電圧が与えられる。 - 特許庁

Clocks of the SDRAM and the ASIC are integrated to one by enabling a test by a common internal clock.例文帳に追加

共通の内部クロックによるテストを可能にすることによって、ＳＤＲＡＭとＡＳＩＣのクロックを１つに統合する。 - 特許庁

Thus, the three-dimensional Y/C separation can be conducted by using the line lock clock to share the memory in common.例文帳に追加

こうすることにより、ラインロッククロックで３次元Ｙ／Ｃ分離を行うことができ、メモリの共用が可能となる。 - 特許庁

Nobody ever heard of analog clocks until digital clocks became common, so `analog clock' is a retronym 例文帳に追加

デジタル時計が一般的になるまでは、アナログ時計と耳にするものはいなかった。なので、'アナログ時計'はレトロニムだ - 日本語WordNet

By multi-dropped connection of the clock, the clock can be made common, and reduction in the number of terminals and an EMI (Electro-Magnetic Interference) countermeasure can be promoted, compared with a case where a large number of clocks are supplied.例文帳に追加

またクロックをマルチドロップ接続することによりクロックを共通化でき、クロックを多数供給する場合に比べ端子数削減、ＥＭＩ対策となる。 - 特許庁

A clock signal CLK, a data signal DA and a latch signal LS synchronized with the clock signal are supplied to two or more data divers 3 in common from a controller 2.例文帳に追加

クロック信号ＣＬＫとクロック信号に同期したデータ信号ＤＡおよびラッチ信号ＬＳがコントローラ２から複数のデータドライバ３に共通に供給される。 - 特許庁

Thus, the internal clock generating circuits in the respective LSI 2, 3, and 4 respectively generate high speed bus clock signals CLK 1, 2, and 3 by multiplying the signals of crystal oscillators 8, 9, and 10 synchronously with the clock synchronizing signals SYNC_-PULSE, and transmit them to a common synchronizing bus 1.例文帳に追加

これにより、各ＬＳＩ2,3,4の内部クロック生成回路11,12,13は、クロック同期信号SYNC_PULSEに同期して、各水晶発振子8,9,10の信号を逓倍した高速のバスクロック信号CLK1,2,3を生成して共通の同期バス１へ送信する。 - 特許庁

Furthermore, a clock signal CLK is applied to a common gate of the PMOST1 and the NMOST3 and a clock signal inverse of CLKB is applied to a common gate of the PMOST2 and the NMOST4 to apply ON/OFF control to the transistors(TRs) T1-T4.例文帳に追加

更に、これらＰＭＯＳＴ１とＮＭＯＳＴ３の共通ゲートおよびＰＭＯＳＴ２とＮＭＯＳＴ４の共通ゲートに、相互に位相反転したクロック信号ＣＬＫ、ＣＬＫＢを入力してＯＮ／ＯＦＦ制御する。 - 特許庁