「control buses」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a method for communicating a control signal mutually between two PIC buses by coupling the two buses through a serial link.例文帳に追加

２つのＰＩＣバスを直列リンクで結合し、制御信号を相互に通信することを可能にする方法を提供する。 - 特許庁

The three-forked path connection control means 103 is provided with a data switch connected to the respective address buses, control buses and data buses of the processor bus 111, the memory bus 112 and the system bus 113 for mutually transferring address and control signal and mutually transferring data on the data buses in accordance with data bus control signal.例文帳に追加

この三叉路接続コントロール手段１０３は、プロセッサバス１１１、メモリバス１１２、システムバス１１３のそれぞれのアドレスバスと制御バスとデータバスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータスイッチを有する。 - 特許庁

To average the degree of congestion of buses and to optimize operation intervals by using positional information on a present bus and other buses and passenger boarding states of passengers by a regular route bus system to control the method of operating the other buses.例文帳に追加

路線バスシステムにおいて、自バスと他バスの位置情報と乗客の乗車状況を使用して、他バスの運行方法を制御し、バスの混雑度の平均化、運行間隔の適正化を図る。 - 特許庁

The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.例文帳に追加

前記専用直列データバス及び／又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁

Eight control buses transmitting data respectively corresponding to these eight regions are provided.例文帳に追加

この８つの領域に対応してそれぞれデータを伝達する８つの制御バスが設けられている。 - 特許庁

South Bridges 8 and 9 are provided with the interface function of PIC buses 11 and 12 connected under control.例文帳に追加

South Bridge８及び９は、配下に接続されているPCIバス１１及び１２のインターフェース機能を持つ。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

After establishing the Keihan Bus Kyotanabe Management Office (name of the office at the time) in 1989, some buses under control of the Otokoyama Management Office were transferred to Tanabe Management Office, and began their operations; the number of buses controlled by Tanabe Management Office gradually increased. 例文帳に追加

その後1989年に京阪バス京田辺営業所（当時）の開設により一部の便が田辺の管轄となり、順次田辺管轄便を増強した。 - Wikipedia日英京都関連文書対訳コーパス

To reduce the influence of a noise current in a CAN (control area network) communication system having a plurality of CAN buses.例文帳に追加

複数のＣＡＮバスを備えるＣＡＮ通信システムにおいて、ノイズ電流の影響を軽減する。 - 特許庁

The buses introduced in fiscal 2006 were subject to the revised short-time emission control standard, to which their engines complied. 例文帳に追加

また2006年導入車より新短期排気ガス規制車となり、エンジンが排気ガス規制に対応している。 - Wikipedia日英京都関連文書対訳コーパス

On the otherhand, buses under the control of the then-current Kyotanabe Office of Keihan Bus were also put into service though limited to the line running through Okubo. 例文帳に追加

京阪バス京田辺営業所（当時）の車両も大久保経由の便に限り運用された。 - Wikipedia日英京都関連文書対訳コーパス

A CPU 200, a memory 300 and a memory 301 exchange control signals and data via buses.例文帳に追加

ＣＰＵ２００、メモリ３００およびメモリ３０１は、バスを介して制御信号やデータのやりとりをおこなう。 - 特許庁

Data transfer controllers C01, C12 and C23 control the data transfer by the data buses B01, B12 and B23.例文帳に追加

データ転送コントローラＣ０１、Ｃ１２、Ｃ２３は、データバスＢ０１、Ｂ１２、Ｂ２３によるデータ転送を制御する。 - 特許庁

To provide a split transaction type bus bridge device which performs exclusive control between a plurality of lower-level buses.例文帳に追加

スプリットトランザクション方式のバスブリッジ装置において、複数の下位バス間の排他制御を実現する。 - 特許庁

The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁

To enable a bus master to output an operation request to a plurality of buses, and to enable a memory controller to accept the operation request from the buses to perform a latency control to respective ports.例文帳に追加

バスマスタが複数のバスへ動作要求を出力可能とする構成とし、メモリコントローラがバスからの動作要求を受け付け、各ポートに対するレイテンシ制御を可能とする。 - 特許庁

To perform optimal switching control of two buses for power reduction in a communication system wherein a wireless communication module and a system are connected by the two buses with different maximum transfer rates.例文帳に追加

無線通信モジュールとシステムとが最大転送レートの異なる２つのバスで接続された通信システムにおいて、電力低減のために２つのバスの最適な切り替え制御を行う。 - 特許庁

To avoid command errors, concerning a PCI bus control system in which an initiator and targets are connected with each other by PCI buses.例文帳に追加

イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。 - 特許庁

Bus systems 12 and 13 write "1" to a register for an interruption control part 36 through buses 22 and 23.例文帳に追加

バスシステム１２および１３は、バス２２および２３を介して、割り込み制御部３６用のレジスタに「１」を書き込む。 - 特許庁

A semiconductor memory is composed of plural banks, a cannel memory 3, a data control circuit 4, and buses 21-23.例文帳に追加

半導体記憶装置を複数のバンク、チャンネルメモリー３、データ制御回路４、バス２１〜２３とから構成する。 - 特許庁

A semiconductor device includes: a memory control part 10 which can control the external memory 61 having a plurality of banks by synchronizing it with a clock; buses connected to the memory control part; and a circuit module which is provided corresponding to the buses and can instruct memory access.例文帳に追加

半導体装置は、複数バンクを持つ外付けメモリ６１をクロックに同期して制御可能なメモリ制御部１０と、前記メモリ制御部に接続されたバスと、前記バスに対応して設けられメモリアクセスを指示することが可能な回路モジュールとを備える。 - 特許庁

Also, the three-forked path control means 103 is provided with a data path switch to which the data buses of the processor 111, the memory bus 112, and the system bus 113 are connected for transferring the data on the data buses to one another according to the data bus control signal.例文帳に追加

又、この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのデータバスが接続され、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータパススイッチを有する。 - 特許庁

To provide a bus bridge interface system provided with a smooth bus arbitration function in a micro control system for a plurality of buses.例文帳に追加

複数バスマイクロコントロールシステムにおける円滑なバスアービトレーション機能を備えたバスブリッジインターフェースシステムを提供する。 - 特許庁

The digital signal processor 1, an external control device 2, and an external memory 3 are connected with each other via external buses 4.例文帳に追加

デジタル信号処理装置１と外部制御装置２及び外部メモリ３とは外部バス４を介して接続されている。 - 特許庁

The console section 3 transmits an operation control signal from a panel operator operated by the user in accordance with the instruction, and the control section 2 receives the signal via the buses 6 and 7.例文帳に追加

コンソール部３では、指示に応じてユーザが操作したパネル操作子からの操作制御信号を、バス６，７を介して制御部２が受け取る。 - 特許庁

The circuit section 12 instructs all control packages 11 to lock buses when one control package 11 is inserted or removed from its connector.例文帳に追加

活線挿抜制御回路部１２は、いずれかの制御パッケージ１１のコネクタ挿抜がなされている時は、全ての制御パッケージ１１に対しバスロックを指示する。 - 特許庁

The computer system is provided with the plurality of buses 4-1 and 4-2, the device 3 to which the plurality of buses 4-1 and 4-2 are connected; and the IO control circuit 2 connected to the device 3.例文帳に追加

本発明のコンピュータシステムは、複数のバス４−１、４−２と、複数のバス４−１、４−２が接続されたデバイス３と、デバイス３に接続されたＩＯ制御回路２とを具備している。 - 特許庁

To provide a bus control system capable of efficiently performing data transfer between a plurality of bus slaves connected to different buses.例文帳に追加

異なるバスに接続された複数のバススレーブ間のデータ転送を効率的に行うことができるバス制御システムを提供する。 - 特許庁

A plurality of communication apparatuses are connected to communication buses comprising multiplexed data signal lines and multiplexed control signal lines.例文帳に追加

多重化されたデータ信号線と多重化された制御信号線からなる通信バスに通信装置を複数台接続する。 - 特許庁

The crossconnection control parts A1 and A2 of two devices AA1 and AA2 forming a double constitution device are connected through three sets of crossconnection buses K1 to K3.例文帳に追加

二重化構成装置をなす２つの装置ＡＡ_1 ，ＡＡ_2 の交絡制御部Ａ__1 ，Ａ_2 間を３組の交絡バスＫ_1 ，Ｋ_2 ，Ｋ_3 で接続する。 - 特許庁

To provide a control method for improving performance of transaction and data transfer between a first and second expansion buses.例文帳に追加

第１及び第２の拡張バス間におけるトランザクションとデータの転送のパフォーマンスを向上させる制御方法を提供する。 - 特許庁

The memory system further includes respective dedicated serial data buses and/or control buses configured to couple respective ones of the memory device sets to a memory controller 360 external to the at least one memory module.例文帳に追加

前記メモリシステムは、それぞれの前記メモリデバイスセットを前記少なくとも一つのメモリモジュールの外部のメモリコントローラにカップリングするように形成されるそれぞれの専用直列データバスおよび／またはコントロールバスを備える。 - 特許庁

The means 103 connected also to respective data buses of the processor bus 111, the memory bus 112 and the system bus 113 has a data bus switch 402 for mutually transferring data on these data buses in accordance with a data bus control signal 420.例文帳に追加

又、この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのデータバスが接続され、データバス制御信号(420)に応じてこれらのデータバス上のデータを相互に転送するデータパスイッチ(402)を有する。 - 特許庁

The server control bus (SMB) 4 is constituted as an exclusive serial bus to be used for the maintenance control of this computer system so as to be made independent of a host bus 1 and PCI buses 2 and 3.例文帳に追加

サーバ管理バス（ＳＭＢ）４は本計算機システムの保守管理に使用される専用のシリアルバスであり、ホストバス１およびＰＣＩバス２，３とは独立している。 - 特許庁

To provide an image forming device and its control method capable of reducing the number of data buses connected to an image-processing circuit.例文帳に追加

画像処理回路に接続されるデータバスの本数を減らすことができる画像形成装置およびその制御方法を提供する。 - 特許庁

To provide a memory control device capable of sharing a memory bus, reducing the number of buses and securing a fixed data transfer rate.例文帳に追加

ローカルメモリに対して、共有バスを介して複数のメモリコントローラでそのアクセスを制御しようとしたとき、データの干渉が発生する。 - 特許庁

A bus bridge circuit 22 in the case of photographing or the like separates a control system bus 20 and a JPEG bus 21 so as to make them acting as independent buses.例文帳に追加

撮影時などには、バスブリッジ回路２２が制御系バス２０とＪＰＥＧバス２１とを分離し、各々独立したバスとしておく。 - 特許庁

This system is composed of plural CPU 1 and 2 respectively having buses and memory control signal lines, bus control circuit 3 for collecting the buses and the memory control signal lines from the CPU 1 and 2 into one system and generating a wait signal at suitable timing to each of CPU, program ROM and work RAM connected to the common bus and memory control signal line collected by the bus control circuit 3.例文帳に追加

それぞれバス及びメモリ制御信号線をもつ複数のＣＰＵ１，２と、ＣＰＵ１，２からのバス及びメモリ制御信号線を１系統にまとめ、各ＣＰＵに対し適当なタイミングでウエイト信号を発生するバス制御回路３、バス制御回路３によりまとめられた共通のバス、メモリ制御信号線に接続されるプログラムＲＯＭ、ワークＲＡＭから構成される。 - 特許庁

The unit has a bridge 115 for transferring a transaction between a first and second PCI buses, a DMA 107 for transferring data between the first and second PCI buses, and an order control unit 110 for controlling order of each transfer.例文帳に追加

第１及び第２のＰＣＩバス間でトランザクションを転送するブリッジ１１５と、第１及び第２のＰＣＩバス間でデータ転送を行うＤＭＡ１０７と、それぞれの転送の順序を制御する順序制御部１１０とを有する。 - 特許庁

The bidirectional bus driving circuit is provided with; three state buffer circuits 11, 12 which supply a signal D to each of buses YB, YA when a control signal OE is enabled; circuits 15, 17 and 16, 18 which generate control signals (nodes N17, N18); and three state buffer circuits 19, 20 which supply signals of buses YB, YA to buses YA, YB respectively.例文帳に追加

制御信号ＯＥがイネーブルのときに信号ＤをバスＹＢ，ＹＡのそれぞれに供給する３ステートバッファ回路１１，１２と、制御信号（ノードＮ１７，Ｎ１８）を生成する回路１５，１７及び１６，１８と、ノードＮ１７，Ｎ１８の信号がイネーブルのときに、バスＹＢ，ＹＡの信号をバスＹＡ，ＹＢにそれぞれ供給する３ステートバッファ回路１９，２０とを有する。 - 特許庁

Incidentally, with the inauguration of the subway the control of all city buses in the region was transferred to Keihan Bus Co., Ltd., in 1997 as a part of the Kyoto Municipal Transportation Bureau's rationalization policy. 例文帳に追加

なお、交通局の合理化政策の一環として、開業に合わせて、1997年に同地区の市バスは全て京阪バスに移管された。 - Wikipedia日英京都関連文書対訳コーパス

Instruction control signal matrix buses 3-1, 3-2 selectively switch the instruction control signals 21-1, 21-2 to the PEs 4-1 to 4-12 according to instruction control signal matrix switching signals 12.例文帳に追加

命令制御信号マトリクスバス３−１，３−２では、命令制御信号マトリクス切替信号１２に基づいて、ＰＥ４−１〜４−１２に対する命令制御信号２１−１，２１−２を選択的に切り替える。 - 特許庁

The interface between a line processing part 4 and a line switch part 5 is realized by a pair of data buses as the control operation is performed by the transmission/reception control part 7.例文帳に追加

送受信制御部７によって上記のような制御動作が行なわれることで回線処理部４と回線スイッチ部５のインタフェースは一組のデータバスによって実現される。 - 特許庁

Further, a variable duty-cycle controller 106 controls a duty-cycle of the variable duty-cycle control signal 128 to control voltage of the electrical buses 114, 116 based on an error signal.例文帳に追加

さらに、可変デューティサイクルコントローラ１０６は、エラー信号に基づいて可変デューティサイクル制御信号１２８のデューティサイクルを制御して、電気バス１１４，１１６の電圧を制御する。 - 特許庁

A control means 19 performs control operation, including cell transmission and reception control between the plurality of interface means 16 and 17, and means for a control signal cell making 20 makes a control signal from the means 19 a cell and transmits and receives the cell, by using either of at least one or more cell buses 18.例文帳に追加

また、制御手段１９が、複数のインターフェイス手段１６、１７間でのセル送受信制御を含む制御動作を行い、制御信号セル化手段２０が、制御手段１９からの制御信号をセル化し、少なくとも一つのセルバス１８のいずれかを用いてセルを送受信する。 - 特許庁