「core Memory」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When an address signal indicating the same memory core is received at a plurality of input/output ports, a control circuit operates the memory core in accordance with an address signal previously received.例文帳に追加

制御回路は、同一のメモリコアを示すアドレス信号を複数の入出力ポートで受けたとき、先に受けたアドレス信号に応じてメモリコアを動作させる。 - 特許庁

A memory 102 of the invention includes; a memory core 106-1 and a memory core 106-2; an interface circuit 105-1 and an interface circuit 105-2; a selecting circuit 107 for selecting connection paths of signals between the memory core 106-1 and the memory core 106-2, and the interface circuit 105-1 and the interface circuit 105-2.例文帳に追加

本発明にかかるメモリ１０２は、メモリコア１０６−１及びメモリコア１０６−２と、インターフェイス回路回路１０５−１及びインターフェイス回路１０５−２と、メモリコア１０６−１及びメモリコア１０６−２とインターフェイス回路回路１０５−１及びインターフェイス回路１０５−２との間の信号の接続経路を選択する選択回路１０７と、を有する。 - 特許庁

This semiconductor memory device includes a CPU core circuit, a bus connected to the CPU core circuit, and a memory BIST circuit for performing a memory test according to a command supplied through the bus from the CPU core circuit.例文帳に追加

半導体記憶装置は、ＣＰＵコア回路と、ＣＰＵコア回路に接続されるバスと、ＣＰＵコア回路からバスを介して供給される命令に応じてメモリ試験を実行するメモリＢＩＳＴ回路を含むことを特徴とする。 - 特許庁

The memory interface is provided with a circuit which generates memory core timing signals on the basis of row commands and column commands.例文帳に追加

メモリインターフェイスは、行コマンド及び列コマンドに基づいてメモリコアタイミング信号を発生する回路を備えている。 - 特許庁

The main memory in older machines was composed of core memories 例文帳に追加

古いマシン(コンピュータ)の主記憶装置(メインメモリー)は(磁気)コア記憶装置でできていた - コンピューター用語辞典

To perform both data transfer and deletion between dynamic load distribution and processor core in a distributed memory type multi-core processor system.例文帳に追加

分散メモリ型のマルチコアプロセッサシステムにおいて動的負荷分散とプロセッサコア間のデータ転送の削減とを両立させる。 - 特許庁

In this case, a changing operation for changing a memory core to be selected to a second memory core MC2 (data "11111111") is carried out by rewriting a pointer value stored in a pointer memory PM instead of executing the deleting operation.例文帳に追加

ここで消去動作を行う代わりに、ポインタメモリＰＭに記憶されたポインタ値を書き換えることで、選択されるメモリコアを第２メモリコアＭＣ２（データ「１１１１１１１１」）切り替える動作が行われる。 - 特許庁

This semiconductor device is provided with a memory buffer (18) in a data communication path between a processor core (12) and a memory (14).例文帳に追加

本発明の半導体デバイスはデバイスのプロセッサ・コア（１２）とメモリ（１４）の間のデータ経路内にメモリ・バッファ（１８）を含む。 - 特許庁

To provide a core constitution of a semiconductor memory having a nonvolatile memory cell manufactured by a logic circuit manufacturing process.例文帳に追加

ロジック回路製造プロセスで製造される不揮発性メモリセルを有する半導体記憶装置のコア構成を提供する。 - 特許庁

No signal is fed from the core to the memory module group that is rejected.例文帳に追加

テストに合格しなかったメモリモジュール群に対しては、コアからの信号を遮断する。 - 特許庁

A memory core section 1000 is provided with a program section 20 and a voltage supplying section 30.例文帳に追加

メモリコア部１０００は、プログラム部２０および電圧供給部３０を備える。 - 特許庁

MULTI-CORE DSP DEVICE HAVING COUPLED SUB-SYSTEM MEMORY BUS FOR GLOBAL DMA ACCESS例文帳に追加

グローバルＤＭＡアクセス用の結合サブシステムメモリバスを有するマルチコアＤＳＰデバイス - 特許庁

When the registers are continuously retreated to the stack, a memory control device writes data from a processor core to the cache memory without executing refilling processing from the main memory to the cache memory.例文帳に追加

メモリ制御装置はスタックへの連続的なレジスタ待避時に、主メモリからキャッシュメモリへのリフィル処理を行うことなくプロセッサコアからキャッシュメモリへのデータ書込みを実現する。 - 特許庁

Such a free core system is realized that read-out of data can be performed for a memory cell in a core being not selected while write-in/erasion of data is performed for a selected core by a core selecting means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

A free core method which enables data read to the memory cell in the core which is not selected is realized, while data writing/erasing is performed to a selected core with a core selection means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

To reduce chip cost by reducing the off leak current of a memory cell connected with a bit line even in a large scale memory core and increasing the number of memory cells connected with one word line thereby reducing the total area of the memory core, and to facilitate patterning when the mask of a memory cell array is formed.例文帳に追加

規模の大きいメモリコアにおいてもビット線に接続されるメモリセルのオフリーク電流を低減し、１本のワード線あたりに接続されるメモリセル数を増やしてメモリコア全体での面積削減によるチップコストの削減を実現し、またメモリセルアレイ部のマスク作成時のパターニングを容易にする。 - 特許庁

METHOD FOR MANAGING OBJECT-ORIENTED MEMORY, ANALYSIS PROGRAM, AND NUCLEAR REACTOR CORE PROPERTY ANALYSIS PROGRAM例文帳に追加

オブジェクト指向メモリ管理方法、解析プログラムおよび原子炉炉心特性解析プログラム - 特許庁

A CPU core 6 acquires the instruction code from the local memory 3 at the execution of the instruction.例文帳に追加

ＣＰＵコア６は命令の実行時にローカルメモリ３から命令コードを取得する。 - 特許庁

A self-timing type memory core generates a reset signal for resetting a clock input buffer.例文帳に追加

セルフタイム式メモリコアは、クロック入力バッファをリセットするためのリセット信号を生成する。 - 特許庁

The memory core 50 starts read-out operation responding to the activation of the clock signal CLK.例文帳に追加

メモリコア５０は、クロック信号ＣＬＫの活性化に応答して、読出動作を開始する。 - 特許庁

A signal from a core is cut off to a memory module group which did not pass the test.例文帳に追加

テストに合格しなかったメモリモジュール群に対しては、コアからの信号を遮断する。 - 特許庁

Read-out data Qn outputted from the memory core 50 is latched by a latch circuit 70.例文帳に追加

メモリコア５０から出力される読出データＱｎは、ラッチ回路７０によってラッチされる。 - 特許庁

A memory interface circuit includes individual delay elements which adjust the timing of selected timing signals of the memory core timing signals.例文帳に追加

メモリインターフェイス回路は、メモリコアタイミング信号の選択されたタイミング信号のタイミングを調整する個々の遅延要素を含む。 - 特許庁

This system comprises a source side detecting circuit used in a memory device for discriminating core cell data from a core cell current.例文帳に追加

本発明のシステムは、コアセル電流からコアセルデータを判定するため記憶装置において使用されるソース側検出回路を含む。 - 特許庁

In addition to implementing the specialized handling, a memory controller that is associated with the reservation/decoration controller routes a corresponding access request back to the data processor core to access local memory of the data processor core.例文帳に追加

特定動作に加えて、データプロセッサコアのローカルメモリをアクセスするために予約／修飾コントローラに関連するメモリコントローラが相当するアクセス要求をデータプロセッサコアにルーティングする。 - 特許庁

To provide a semiconductor memory device capable of simply and easily controlling the setting of a reference memory cell when a value stored in a core memory cell is determined based on the reference memory cell.例文帳に追加

リファレンスメモリセルを基にコアメモリセルに記憶されている値を判定する際に、リファレンスメモリセルの設定の制御を簡単かつ容易にすることができる半導体記憶装置を提供することを課題とする。 - 特許庁

To provide a computer system capable of saving data in the memory area of a removable object in a memory not to be removed even when a memory area to be a core in terms of a system is present in the memory area of the removal object.例文帳に追加

抜去対象のメモリ領域にシステム上コアとなるメモリ領域が存在する場合でも、抜去されないメモリに、抜去対象のメモリ領域のデータを退避可能なコンピュータシステムを提供する。 - 特許庁

In the semiconductor storage memory device, the data registers 104-1 and 104-2 for latching written data are positioned closely to memory cells MC in a memory core section 100.例文帳に追加

書き込みデータをラッチするためのデータレジスタ１０４−１，１０４−２を、メモりコア部１００内のメモリセルＭＣに近接した位置に設けることを特徴とする。 - 特許庁

Such a free core system is obtained that the read-out of data can be performed for the memory cell in a core being not selected while the write-in/erasion of data is performed for the core selected by the core selecting means.例文帳に追加

コア選択手段により選択されたコアに対してデータ書込み／消去を行っている間に、選択されていないコア内のメモリセルに対してデータ読出しを可能とするフリーコア方式を実現した。 - 特許庁

The system is constituted so that data transfer processing to a local memory and processing inside of a processor core can be executed in parallel by installing a local memory control part outside the core part so as to control the data transfer to the local memory connected to the core part via a local data bus.例文帳に追加

本発明では、プロセッサコア部にローカルデータバスを介して接続されたローカルメモリへのデータ転送を制御するためのローカルメモリ制御部をプロセッサコア部の外部に設けて、ローカルメモリへのデータ転送処理とプロセッサコア部内での処理とを並列して行えるように構成した。 - 特許庁

When operation firmware 211 in use which is running in a core 1 is updated into new updated firmware 221, a core 2 where the operation firmware 211 is not running is selected, and the updated firmware 221 and a test program 222 are loaded in an occupation memory area (memory 220 for the core 2) of the core 2.例文帳に追加

コア１で稼動している現用の運用ファームウェア２１１を新たな更新ファームウェア２２１に更新する際に、運用ファームウェア２１１を稼動中でないコア２を選択し、このコア２の占有メモリ領域（コア２用メモリ２２０）に更新ファームウェア２２１とテストプログラム２２２をロードする。 - 特許庁

In this way, the circuit and/or algorithms utilized for reading and modifying memory cells in the memory cell core that maintain the sector protection information is the same utilized for reading and modifying the other memory cells in the core.例文帳に追加

このように、セクター保護情報を維持するメモリセルコア内のメモリセルの読取及び修正を行うために使用される回路及び／又はアルゴリズムは該コア内のその他のメモリセルの読取及び修正のために使用されるものと同一である。 - 特許庁

A memory in the controller is provided with a plurality of shared memory regions associated with the combination of a CUP core and a logical unit controller.例文帳に追加

コントローラ内のメモリは、ＣＰＵコアと論理ユニットコントローラとの組み合わせに対応付けられた複数の共用メモリ領域を有する。 - 特許庁

To secure the interchangeability of a semiconductor memory composed of a plurality of core chips and an interface chip with a conventional semiconductor memory.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

The memory device has a plurality of core banks consisting of memory cells and a set of storage elements having stored therein configuration information.例文帳に追加

本メモリ装置はメモリセルからなる複数個のコアバンク及び形態特定情報を格納している１組の格納要素を有している。 - 特許庁

To provide a semiconductor memory device composed of multiple core chips and an interface chip, which can ensure compatibility with a conventional semiconductor memory device.例文帳に追加

複数のコアチップとインターフェースチップからなる半導体記憶装置において、従来の半導体記憶装置との互換性を確保する。 - 特許庁

A cache control part 718 updates core ID stored in a core ID/RAM 203 with core ID 702 added to a memory access request 708 in the occurrence of a cache miss.例文帳に追加

キャッシュ制御部７１８は、キャッシュミスが発生した場合に、コアＩＤ・ＲＡＭ２０３に記憶されているコアＩＤを、メモリアクセス要求７０８に付加されたコアＩＤ７０２によって更新する。 - 特許庁

This invention provides a method of reading and identifying a two-bit core cell in a memory device.例文帳に追加

本発明によれば、メモリ素子内の２ビットコアセルを読み出し及び確認する方法が与えられる。 - 特許庁

To provide a memory device that meets a wide data transfer range without over-stressing the core speed.例文帳に追加

コア速度に過度にストレスをかけずに、広いデータ転送範囲に応じるメモリ装置を提供する。 - 特許庁

The semiconductor integrated circuit of this invention mounts a memory macro 1 and a logic core 2.例文帳に追加

本発明にかかる半導体集積回路装置は、メモリマクロ１とロジックコア２が搭載されている。 - 特許庁

The memory core was damaged, but I was able to reconstruct the last few seconds of sensor data.例文帳に追加

メモリー・コアが損傷しています でも、最後の数秒間のセンサーデータの復元はできました - 映画・海外ドラマ英語字幕翻訳辞書

The card type electronic device 1 comprises a mask ROM core 2, a rewritable flash memory core 3, a system part 4 and a power-on detection part 5.例文帳に追加

このカード型電子機器１は、マスクＲＯＭコア２と、書き換え可能なフラッシュメモリコア３と、システム部４と、パワーオン検出部５とを具備する。 - 特許庁

In an exclusive memory, a minimum program and data for operation controls which should be executed at least by the core for which the exclusive memory is provided are stored, so that in the case of trouble in the core, at least one of the remaining cores other than the core is trouble executes the minimum program and the data in the exclusive memory provided for the core in trouble.例文帳に追加

専用メモリには、専用メモリが設けられるコアの最低限行われるべき動作制御のための最低限プログラムとデータとがストアされ、コアに異常が生じている状態で異常状態にあるコアを除く残余のコアのうち少なくとも１つが、異常状態にあるコアに設けられる専用メモリの最低限プログラムとデータとを実行する。 - 特許庁

A core ID-RAM 203 stores core ID for identifying the request source of a memory access request in association with each cache way of a cache block specified by a memory access request 708.例文帳に追加

コアＩＤ・ＲＡＭ２０３は、メモリアクセス要求７０８により特定されるキャッシュブロックの各キャッシュウェイに対応させて、メモリアクセス要求の要求元を識別するためのコアＩＤを記憶する。 - 特許庁

The data (check pattern CP) outputted from the memory core 13 are scramble-processed by the security circuit 11 and transferred to the memory dedicated tester 30.例文帳に追加

メモリコア１３から出力されたデータ（チェックパターンＣＰ）は、セキュリティ回路１１でスクランブル処理され、メモリ専用テスタ３０に転送される。 - 特許庁