| 意味 | 例文 |
data-cacheの部分一致の例文一覧と使い方
該当件数 : 2143件
To reduce the quantity of data transfer between a main memory and a cache memory and to reduce overhead due to the use of an external bus when registers are continuously retreated/restored to/from a stack area in a microprocessor loaded with a cache mechanism.例文帳に追加
キャッシュ機構を実装したマイクロプロセッサにおいて、スタック領域への連続的なレジスタ待避・復帰時の、主メモリとキャッシュメモリ間のデータ転送量を削減し、外部バス使用によるオーバヘッドを減少する。 - 特許庁
A programmer's arbitrary specification can use the cache memory 21 as fixed address memory in way units, so that the cache memory 21 can be partly used as a fast memory requiring no data consistency with a main memory.例文帳に追加
プログラマの任意の指定により、キャッシュメモリ21をウェイ単位で固定アドレスメモリとして使用できるようにしたため、キャッシュメモリ21の一部を、メインメモリとのデータの一貫性を要求しない高速メモリとして利用できる。 - 特許庁
In order to prevent appropriate cache data from being replaced with an instruction prefetched based on an erroneously predicted branch, in the case of a cache miss, prefetch can be stopped in accordance with the weakly weighted prediction.例文帳に追加
適切なキャッシュデータが誤予測された分岐に基づいてプリフェッチされた命令に置き換えられるのを回避するため、キャッシュミスの場合は弱い重み付き予測に応じてプリフェッチを停止させることができる。 - 特許庁
When a replacement object way is selected according to the cache mistake according to following access to any region other than the address region, the way of the entry whose replacement protection bit L is valid is prevented from being selected so that the data on the cache memory can be protected from being replaced.例文帳に追加
以降のアドレス領域外のアクセスによるキャッシュミスでリプレース対象ウェイを選択するときには、リプレース保護ビットLが有効なエントリのウェイは選択されず、キャッシュメモリ上のデータをリプレースから保護される。 - 特許庁
To provide a method of controlling mode switching between normal mode (one bit is composed of one memory cell) and highly reliable mode (one bit is composed of two memory cells) in a cache memory; and a method of arranging highly reliable data to the cache memory.例文帳に追加
キャッシュメモリにおいて通常モード(1ビットを1メモリセルで構成)と高信頼性モード(1ビットを2メモリセルで構成)のモード切替を行う制御方法、キャッシュメモリへの高信頼性データの配置方法を提供する。 - 特許庁
Every four sets of the node device A200 and the cache server 210 are made a group, a connection-oriented bus is structured between the respective node devices A200 inside the group, and data between the cache functions for the coordinate action is transferred by the bus.例文帳に追加
ノード装置A200とキャッシュサーバ210の組の4組毎にグループ化し、グループ内のノード装置A200相互間にコネクションオリエンテッドなパスを構成し、協調動作するキャッシュ機能間データを、そのパスで転送する。 - 特許庁
A cache device 30 is provided with a cache part 300 for recording the set of attribute ID, an extractor for extracting the attribute ID from object ID and attribute data to be identified from the attribute ID.例文帳に追加
キャッシュ装置30は、属性ID、属性IDを対象IDから抽出するための抽出子、および当該属性IDにより識別される属性データの組を記録するキャッシュ部300を備える。 - 特許庁
An analysis device 20 collects sampling data D1, including the number of accesses and the number of cache misses obtained by sampling, while switching the sector configuration of a cache memory during execution of an application program 11 from a processor 10.例文帳に追加
分析装置20は、プロセッサ10から、アプリケーションプログラム11の実行中にキャッシュメモリのセクタ構成を切り替えながらサンプリングしたアクセス数やキャッシュミス数などを含むサンプリングデータD1を収集する。 - 特許庁
When another CPU or node in the system issues a read request to the corresponding address and a cache snoop result in the system is unchanged, data are read out of cache lines in the temporary ineffective state.例文帳に追加
システム内の他のCPU400もしくはノード600から該当アドレスに対して読み出し要求が発行され、かつシステム内のキャッシュスヌープ結果が未変更の場合は仮無効状態のキャッシュラインからデータを読み出す。 - 特許庁
Thus, frequencies of cache mistakes is reduced to shorten time required for memory access by storing many blocks adjacent to pieces of data existing over an area with wide spatial locality in the cache memory.例文帳に追加
これにより、空間的局所性が広い領域にかけて存在するデータと隣接する多数のブロックをキャッシュメモリに保存することによって、キャッシュミス回数を減らして、メモリアクセスにかかる時間を短縮することができる。 - 特許庁
A memory 15 with an access identification limiting circuit is formed while sealed to the outside and the special program for deciphering is stored in a special instruction cache area CS and a special data cache area DS.例文帳に追加
外部に対して密封された状態でアクセス識別制限回路付きメモリ15を形成しておき、復号化のための特別プログラムを特別命令キャッシュ領域CSと特別データキャッシュ領域DSに記憶させる。 - 特許庁
The bridge 300 singly discriminates whether cache matching processing is required for the data of an address to be accessed or not and only when cache matching processing is required, it is instructed to the relevant processor.例文帳に追加
ブリッジ300はアクセスされようとしているアドレスのデータに対してキャッシュ一致化処理が必要であるか否かを単独で判定し、キャッシュ一致化処理が必要な場合のみ該当するプロセッサに対して指示をする。 - 特許庁
To add a logic circuit for invalidating an old cache line by realizing a storage and invalidation operation without affecting any integral load data access time in a computer architecture having preliminarily verified tag cache design.例文帳に追加
事前検証済みタグキャッシュ設計を有するコンピュータアーキテクチャにおいて、整数ロードデータアクセス時間に影響を与えることなく記憶および無効化動作を可能にし、旧キャッシュラインを無効化する論理回路を付加する。 - 特許庁
By providing a stream predict cache 110 being a hierarchical cache for relation data 114 which can be predicted to be collated with a stream signal 111, the access frequency to a database 101 is reduced, and performance can be improved.例文帳に追加
ストリームデータ111との突き合わせ対象と予測できるリレーションデータ114の階層的なキャッシュであるストリームプレディクトキャッシュ110をおくことで、データベース101へのアクセス回数を削減し、性能を向上させる。 - 特許庁
To provide a new cache updating method capable of sufficiently utilizing the characteristic of a nonblocking system capable of continuing the processing of a subsequent instruction even while requesting a main storage for data read due to a cache miss.例文帳に追加
キャッシュミスによるデータ読み出しのリクエストを主記憶に出しながらも後続命令の処理が継続できるというノンブロッキング方式のキャッシュの特徴を十分に活用し得る新規なキャッシュ更新方法を提供する。 - 特許庁
To realize further enhancement in performance with the same cache capacity while maintaining the performance (hit ratio) in any input data, using the cache mechanism, and making the number of the output color, which can be processed simultaneously, variable.例文帳に追加
キャッシュ機構を用いて、任意の入力データにおけるパフォーマンス(ヒット率)を維持しつつ同時処理可能な出力色数を可変とし、同一のキャッシュ容量にて更なるパフォーマンスの向上を実現する。 - 特許庁
Then the data and the CRC code are transferred to respective devices in the order of the cache controller 122 → a cache memory 123 → the controller 122 → an HDD-IF 124 → an HDD 125 and CRC check is performed in each device.例文帳に追加
以下、キャッシュコントローラ122→キャッシュメモリ123→キャッシュコントローラ122→HDD−IF124→HDD125の順に、データ及びCRC符号が各デバイス間を転送され、その都度各デバイスでCRCチェックが行われる。 - 特許庁
In response to a determination that the target memory block has a data-invalid coherency state with respect to the cache memory, the cache memory issues on interconnection a corresponding initialization request indicating the target memory block.例文帳に追加
ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。 - 特許庁
The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加
本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁
A host interface control part 21 performs a processing for saving data of a part where a write range is duplicated with a DIRTY range in a work page when writing the data transferred from a host computer 1 in the cache memory 22 and performs a processing for restoring the data saved in the work page to the cache page when interruption of write data transfer is generated.例文帳に追加
ホストインタフェース制御部21は、キャッシュメモリ22にホストコンピュータ1から転送されたデータを書き込む際に、書き込み範囲とDIRTY範囲との重複した部分のデータをワークページに退避する処理を行い、書き込みデータ転送の中断が発生した場合に、ワークページに退避されたデータをキャッシュページに復帰させる処理を行う。 - 特許庁
When data recording processing is executed, flash cache request output and reception of a response for confirming presence of data which is already stored in a cache memory on the HDD side, however, not yet recorded to a disk itself are executed and the data already recorded in the disk is erased from a memory on the device side on condition of reception of the response.例文帳に追加
データ記録処理実行時に、HDD側のキャッシュメモリに格納済みであるがディスク自体に対する記録が済んでいないデータの有無を確認するフラッシュキュッシュ要求出力および応答受信を実行し、応答受信を条件としてディスク記録済みデータを装置側メモリから消去する。 - 特許庁
This device has dedicated magnetic disk devices 7f and 7g for temporarily holding data which are read into a cache memory 31 or data to be directly recorded in a logic unit 6 without being held in the cache memory 31 when recording data in the logic unit 6 and a controller 8 for controlling the dedicated magnetic disk devices 7f and 7g.例文帳に追加
論理ユニット6へデータ記録時に、キャッシュメモリ31に読み込まれたデータ或いはキャッシュメモリ31に保持されることなく直接論理ユニット6へ記録されるデータを一旦保持するための専用磁気ディスク装置7f、7gと、専用磁気ディスク装置7f、7gを制御するコントローラ8とを有することを特徴とする。 - 特許庁
Each time cache data are read, an LSI330 being a DMA chip operates the BCC check of cache data by a BCC check block 339, and a CM read block 338 turns on the "BBC check bit" and "BCC error bit" of "data transfer end notification" in response to whether or not check has been finished and the check result.例文帳に追加
本発明のDMAチップであるLSI330は、キャッシュデータの読みの都度、BCCチェックブロック339にてキャッシュデータのBCCチェックを行い、チェック完了か否かおよびチェック結果に応じて、CMリードブロック338は、「データ転送終了通知」の「BCCチェックビット」および「BCCエラービット」をオンにする。 - 特許庁
A cache management unit 130, when receiving a query on an object from any RIP unit 120, checks a stage (cache state) of the object recorded in an entry management table 132, and when the stage is a "creating" state ("New cache") indicating that another RIP unit 120 is creating cache data of the object, returns a "creating" response ("creating") indicating the fact.例文帳に追加
キャッシュ管理部130は、いずれかのRIP部120からオブジェクトについての問合せを受けた場合、エントリ管理テーブル132に記録されたそのオブジェクトのステージ(キャッシュ状態)を調べ、そのステージが、他のRIP部120が当該オブジェクトのキャッシュデータを作成中であることを示す「作成中」状態(“New chache”)である場合、その旨を示す「作成中」応答(“creating”)を返す。 - 特許庁
To provide a cache memory system preventing wasteful data transfer originating from a store instruction of a write allocation system.例文帳に追加
本発明は、ライトアロケート方式のストア命令における無駄なデータ転送をなくしたキャッシュメモリシステムを提供することを目的とする。 - 特許庁
Print data cached in the receiving buffer cache area 23 is developed again in the image memory 3 or used directly in print operation.例文帳に追加
尚、受信バッファ待避エリア23に待避させた印刷データは再度画像メモリ3に展開され、又は直接印刷処理に使用される。 - 特許庁
To prevent delay of data reading corresponding to a read request and to reduce a processing load of a processor controlling a cache memory.例文帳に追加
リード要求に応じたデータの読み出しの遅延を抑制するとともに、キャッシュメモリを制御するプロセッサの処理負荷を軽減すること。 - 特許庁
A display unit 108 uses the preview structure data, which is cached by the cache unit 142, to display a preview list on a display device 68.例文帳に追加
表示部108は、キャッシュ部142によりキャッシュされたプレビュー構成データを用いて、プレビューリストを表示装置68に表示する。 - 特許庁
To provide a memory controller and a memory control method for efficiently executing the temporary storage of write data to a cache memory.例文帳に追加
キャッシュメモリへのライトデータの一時記憶を効率的に行うことが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁
To provide a data storage device, which has a cache function of continuing hit test of hardware using a controller.例文帳に追加
ハードウェアのコントローラによるヒット判定を継続的に実行できるキャッシュ機能を実現したデータ記憶装置を提供することにある。 - 特許庁
The encryption key is also stored in privacy protection attribute storage sections 25a to 25d on a cache line for storing execution codes and data.例文帳に追加
この暗号鍵は実行コード及びデータを記憶する為のキャッシュライン上の秘密保護属性保持部25a〜25dにも格納される。 - 特許庁
If the content data can not be acquired after the reconnection, the control unit 10 acquires specific information from a cache content DB409 instead.例文帳に追加
また、再度接続してもコンテンツデータを取得できない場合は、代わりに、キャッシュコンテンツDB409から特定の情報を取得する。 - 特許庁
To perform data transfer between memory arrays at high speed and to reduce penalty at the time of cache-miss by enabling to externally access at the time of transfer.例文帳に追加
高速でメモリアレイ間のデータ転送を実行するとともに転送時に外部アクセスを可能としてキャッシュミス時のペナルティを低減する。 - 特許庁
A control server is prepared on a network to make a plurality of cache servers cooperate and in addition, the control server is made to forecast demand for specific data.例文帳に追加
ネットワーク上に、複数のキャッシュサーバを連携させる制御サーバを設け、更に制御サーバに特定データの需要予測をさせる。 - 特許庁
To provide an FFT operation device that performs a real FFT operation on extremely much data in real time with the use of a cache memory.例文帳に追加
キャッシュメモリを用いて極めて多数のデータについてリアルタイムで実数FFT演算を行うFFT演算装置を提供する。 - 特許庁
Three-dimensional data to be processed is divided by the number of threads in the direction of the third dimension, and stored in a secondary cache memory of each thread.例文帳に追加
処理すべき3次元データを3次元目の方向でスレッドの数だけ分割し、それぞれを各スレッドの2次キャッシュメモリに格納する。 - 特許庁
To provide a method and a device for reading information from an information storage medium by using a reading channel including a data cache.例文帳に追加
データ・キャッシュを含む読取りチャネルを使用して、情報記憶媒体から情報を読み取るための方法および装置を提供すること。 - 特許庁
Accordingly, the audio data corresponding to the frame number (N+1) and subsequent frames can be played backed continuously from the frame number N, which are stored in the audio cache memory 4a.例文帳に追加
よって、オーディオキャッシュメモリ4aに格納された第Nフレームに連続して、第(N+1)フレーム以降の音声データを再生できる。 - 特許庁
A disk controller 16 directly transfers read data to a host memory 4 without through a cache memory 10 in the case of read processing.例文帳に追加
ディスク制御装置16が、読み込み処理の際に読み込みデータをキャッシュメモリ10を介さずにホストメモリ4に直接転送すること。 - 特許庁
When validity confirmation result data of the certificate designated by the confirmation request of validity from the client 11 is stored in the cache 100, the certificate is designated by one cache use condition, and stored confirmation result data is used as a confirmation result by setting such that stored validity confirmation result data is within the valid period designated by the cache use condition as a condition.例文帳に追加
クライアント11からの有効性の確認要求により指定された証明書の有効性確認結果データがキャッシュ100に記憶されているとき、当該証明書がいずれかのキャッシュ利用条件により指定され、当該記憶された有効性確認結果データが、当該キャッシュ利用条件により指定された有効期間内にあることを条件として、記憶された確認結果データを確認結果として利用する。 - 特許庁
At the same time, reference information of the intermediate code is stored in a font cache buffer 13 in correspondence with the shape data of a character.例文帳に追加
それとともに中間コードを参照する参照情報を、文字の形状データに対応付けてフォントキャッシュバッファ13に格納する。 - 特許庁
To dynamically allocate a dirty data inhibited area in a cache memory according to the power supply capacity of a backup power supply.例文帳に追加
バックアップ電源の電力供給能力に応じて、キャッシュメモリにおけるダーティデータの書き込みの禁止領域を動的に割り当てる。 - 特許庁
A processor 103 executes the processing of an object by performing access to the instruction or data stored in the memory 104 or the cache memory 105.例文帳に追加
プロセッサ103は、メモリ104またはキャッシュメモリ105に格納される命令またはデータにアクセスしてオブジェクトの処理を実行する。 - 特許庁
Upon receiving the write request, the slave controller alters the attributes of the buffer memory for storing the write data, from the buffer memory to the cache memory.例文帳に追加
スレーブコントローラは該ライト要求を受信すると、ライトデータを保存するバッファメモリの属性をバッファメモリからキャッシュメモリに変更する。 - 特許庁
The controller has means to read the original data from the cache memory or the first disk based on a read request received from outside.例文帳に追加
コントローラは、外部から受信したリード要求に基づき、オリジナルデータをキャッシュメモリ又は第1ディスクから読み出す手段、を備える。 - 特許庁
Either an application program 1 or a file system 2 has a means for setting a cache buffer area 53 to inhibit the rewriting of predetermined data therein.例文帳に追加
アプリケーションプログラム1又はファイルシステム2は、キャッシュバッファ領域53内の所定データを書き換え禁止に設定する手段を具備する。 - 特許庁
User data to be transmitted from the host side is preliminarily stored in write cache areas A1 to Am of an SDRAM 12 by unit of error correction processing.例文帳に追加
ホスト側から伝送されるユーザデータは、誤り訂正処理単位でSDRAM12のライトキャッシュ領域A1〜Amに一旦記憶される。 - 特許庁
The latest Web page according to the registered URL information is periodically prefetched and acquired, and stored in a screen cache data memory 14c in association with ID.例文帳に追加
登録URL情報に従った最新Webページを定期的に先読み取得し、IDを対応付けて画面キャッシュデータメモリ14cに記憶させる。 - 特許庁
In a memory system, a memory unit is equipped with a plurality of memory modules for storing a cache line including a data bit and a related information bit.例文帳に追加
メモリシステムにおいて、メモリユニットは、データビットおよび関連する情報ビットを含むキャッシュラインを記憶する複数のメモリモジュールを備える。 - 特許庁
The application accessing the cache during the first step can not see the new data because the reference table is not updated yet.例文帳に追加
第1段階の間、キャッシュにアクセスするアプリケーションは、参照テーブルがまだ更新されていないため、新しいデータを「見る」ことができない。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|