「design library」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An automatic layout circuit design supporter 10 of the semiconductor integrated circuit uses library data 212 to which layout coordinates data 221 of a diffusion layer inside cells is added, calculates a distance between the diffusion layers with respect to the adjacently arranged cells, and decides an arrangement position of the cell concerned based on the distance.例文帳に追加

本発明による半導体集積回路の自動レイアウト回路設計支援装置１０は、セル内の拡散層のレイアウト座標データ２２１を付加したライブラリデータ２１２を用い、隣接配置するセルとの拡散層間の距離を計算し、その距離に基づいて当該セルの配置位置を決定する。 - 特許庁

This device comprises a library reading section 101, a design rule reading section 102, a net list reading section 103, a boundary recognition section 104 recognizing a boundary wire of a block in a lower layer, and a lower layer recognition section 105 recognizing in an upper layer the boundary wire of the simplified lower layer block.例文帳に追加

ライブラリ読み込み部１０１と、デザインルール読み込み部１０２と、ネットリスト読み込み部１０３と、下階層のブロックの境界配線を認識する境界認識部１０４と、簡易化した下階層ブロックの境界配線を上位層において認識する下位層認識部１０５と、を有する。 - 特許庁

The design information on a circuit cell with a desired function is described as an object on a purpose basis and is registered into a cell library as cell information capable of configuring both of a base potential fixed type cell and a base potential variable type cell only by deleting or adding information on a predetermined object.例文帳に追加

所望の機能を有する回路セルの設計情報を目的別にオブジェクトとして記述し、所定のオブジェクトの情報の削除もしくは追加のみで基体電位固定型セルと基体電位可変型セルのいずれをも構成可能なセル情報として、セルライブラリに登録するようにした。 - 特許庁

A semiconductor layout design device includes an arithmetic processing unit 1, a display device 2, a net list storage device 3, a library information storage device 4, a floor plan information storage device 5, a technology information storage device 6, and a floor plan evaluation result storage device 7.例文帳に追加

半導体レイアウト設計装置は、演算処理装置１と、表示装置２と、ネットリスト記憶装置３と、ライブラリ情報記憶装置４と、フロアプラン情報記憶装置５と、テクノロジ情報記憶装置６と、フロアプラン評価結果記憶装置７とを備える。 - 特許庁

When the component is generated, a database in which the component library is stored is inquired in order to take out the component model, and then the instance of the component model is generated based on the design attributes of the feature in order to verify the conformity of coupling between the component and the feature.例文帳に追加

部品の生成には、部品モデルを取り出すために部品ライブラリを格納しているデータベースを照会すること、およびその後、フィーチャとの結合適合性を確認するために、フィーチャの設計属性に基づいて部品モデルのインスタンスを生成することを含むことができる。 - 特許庁

When a working specification pattern part not present in an existing pattern is extracted from an NCPG (program) 26 based on tool design information 23, working specification feature (pattern) information 25 and the NCPG (program) 26, a basic information processing part 31 stores it in a database by forming it into a library.例文帳に追加

基本情報処理部３１は、工具設計情報２３、加工仕様特徴（パターン）情報２５、及びＮＣＰＧ（プログラム）２６に基づいて、ＮＣＰＧ（プログラム）２６から、既存パターンには無い加工仕様パターン部分を抽出した場合には、これをライブラリ化してデータベースに格納する。 - 特許庁

A constraint design rule and a library including AirGap defining the allowable range of circuit information and AirGap capacitive values described in RTL are input (ST101), and a net list is optimized, based on the circuit information and the design rule (ST102), and the total sum of the AirGap capacitive values of each logical cell described in the net list is calculated (ST103).例文帳に追加

ＲＴＬ記述の回路情報，ＡｉｒＧａｐ容積値の許容範囲を規定するＡｉｒＧａｐを含む制約設計ルール，ライブラリを入力し（ＳＴ１０１）、回路情報および設計ルールに基づいてネットリストを最適化し（ＳＴ１０２）、ネットリストに記述された各論理セルのＡｉｒＧａｐ容積値の総和を算出する（ＳＴ１０３）。 - 特許庁

A layout device for the semiconductor integrated circuit includes: a first storage area for storing an optimization library which includes possibility of short circuit and association between a cell frame and an overlapping distance by combination of cells placed in adjacency; and a first optimization means for overlapping the cell frame with the combination of cells which can be short-circuited and placing them with reference to the optimization library stored in the first storage area in the cell placement satisfying a design rule.例文帳に追加

上記課題は、隣接して配置されるセルの組み合せ毎にショート可否とセル枠のオーバーラップ可能な距離との対応付けを含む最適化ライブラリを格納する第一記憶領域と、デザインルールを満たすセル配置において、前記第一記憶領域に格納されている前記最適化ライブラリを参照することによって、前記ショート可能なセルの組み合せに対して前記セル枠をオーバーラップさせて配置する第一最適化手段とを有することを特徴とする半導体集積回路のレイアウト装置により達成される。 - 特許庁

An area size where existence of surrounding patterns is to be considered, based on an internal diffusion length of incident electron beam is decided, three-dimensional information of patterns in the area size is formed using design layout data, and a library correlating a cross-sectional shape of a SEM signal waveform and a cross-sectional shape is formed using the three-dimensional information.例文帳に追加

入射電子線の内部拡散長に基づいて周囲パターンの有無を考慮すべき領域のサイズを決定し，設計レイアウトデータを用いて，前記領域サイズ内のパターンの三次元情報を作成，この三次元情報を用いて，ＳＥＭ信号波形と断面形状とを関連づけるライブラリを作成する。 - 特許庁

A source generation processing part 2 and a compiler 3 generates an application (performable file 9) performable on a specific platform based on the logical design information 5 outputted by the designing tool 1 and the physical mounting information (physical component information 6 and component library 8) of the software components.例文帳に追加

ソース生成処理部２およびコンパイラ３は、設計ツール１により出力された論理的設計情報５とソフトウェア部品の物理的実装情報（物理部品情報６および部品ライブラリ８）とに基づいて特定のプラットフォーム上で実行可能なアプリケーション（実行可能ファイル９）を生成する。 - 特許庁

A component shape or a land shape is extracted by using an inspection parameter of each component inspection data in a part library from measured images of components acquired by imaging each component on the substrate shown by component coordinates of the components included in substrate design data of the component mounting substrate which is an inspection object.例文帳に追加

検査対象となる部品実装基板の基板設計データに含まれる部品の部品座標で示される基板上の各部品を撮像することによって得られる部品の計測画像から、パーツライブラリの各部品検査データの検査パラメータを使って部品の形状またはランドの形状を抽出する。 - 特許庁

The method for designing the semiconductor device logically simulates structure by arranging a plurality of semiconductor chips on a wafer surface by using a design supporting device constituted by storing delayed values calculated by every kind of components 21 to 23 in logical circuits of the semiconductor chips and/or delayed values calculated by every one of signal routes 211, 212 in a library 10.例文帳に追加

本半導体装置の設計方法は、半導体チップの論理回路内の構成部品２１〜２３の種類毎及び／又は信号経路２１１、２１２毎に算出した遅延値をライブラリ１０に格納した設計支援装置を用い、ウエハ面に複数の半導体チップを配列した構造を論理シミュレーションする。 - 特許庁

To provide a distribution service method for a greeting medium card capable of providing high customer satisfaction by improving design communication and adding a characteristic as a gift, and capable of using buried stock stream data by recycling media of corporations, educational institutions or the like and providing the data as a library.例文帳に追加

デザイン・コミュニケーションを向上させるとともにギフト性を付与し、より高い顧客満足を獲得できるとともに、併せて企業や教育機関等のメディアを再利用し、埋もれていたストックストリームデータをライブラリ化して利用できるグリーティングカードの配信サービス方法を提供せんとする。 - 特許庁

This design support system is provided with a cell library 3 having plural logic cells, plural power source cells with different heights, numbers of power lines or allowable current values and plural ground cells with different heights, numbers of ground lines or allowable current values, and a location tool 4 for individually controlling the locations of the logic cells, the power source cells and the ground cells.例文帳に追加

本発明による設計支援システムは、複数の論理セルと、高さあるいは電源ライン数あるいは許容電流値の異なる複数の電源セルと、高さあるいは接地ライン数あるいは許容電流値の異なる複数の接地セルを有するセルライブラリ（３）と、前記論理セルと、前記電源セルと、前記接地セルを個別に配置制御する配置ツール（４）を備える。 - 特許庁

This standard cell layout, which is used to design a semiconductor integrated circuit and is provided with one or more MOS transistors as logical cells, is included in a standard cell library and is provided with a domain for arranging an extended poly between a gate poly 11 constituting a gate electrode of the above-mentioned MOS transistor(s)and an adjacent contact 12.例文帳に追加

スタンダードセルライブラリに含まれて半導体集積回路を設計するために使用され、論理セルとして１または複数のＭＯＳトランジスタを有する構成のスタンダードセルレイアウトにおいて、前記ＭＯＳトランジスタのゲート電極を構成するゲートポリ１１と、隣接するコンタクト１２との間に延長ポリを配置するための領域を備える。 - 特許庁

The automatic composing system S is provided with: a composing design tool 1 for generating and editing composing instruction information with reference to a layout sheet file 5, a galley setting library file 6, and a record data XML file 7; and a composing engine 2 for generating an output file 10 in a required format on the basis of information of the files.例文帳に追加

台紙ファイル５、小組ライブラリファイル６、レコードデータＸＭＬファイル７を参照し、組版指示情報を生成し、編集する組版デザインツール１と、これらのファイルの情報に基づいて所要の形式の出力ファイル１０を生成する組版エンジン２とを備えた自動組版システムＳである。 - 特許庁

A basic cell 400 equipped with one or more capacity cells 406, 407 and 408 are preliminarily prepared as a logic synthesis cell library between power source wiring 401 and ground wiring 402 in addition to a logical cell 403, and inserted in logical synthesis or layout design steps so that uniform DROP suppression effects can be obtained.例文帳に追加

論理セル４０３に加えて電源配線４０１とグランド配線４０２との間に１つ又は複数の容量セル４０６，４０７，４０８を備えた基本セル４００等を予め論理合成セルライブラリとして用意しておき、論理合成又はレイアウト設計段階で挿入することで、一律のＤＲＯＰ抑制効果を得る。 - 特許庁

Alternatively, the traverser includes a search algorithm shell and a plurality of search algorithm fragments that are selected by the selector from a search algorithm library based on a strategy design pattern so that the traverser is abstracted from dependence on any particular search algorithm shell and from dependence on any particular search algorithm fragment.例文帳に追加

或いは、トラバーサが特定のサーチアルゴリズムシェル及び特定のサーチアルゴリズムフラグメントに依存しないように、トラバーサは、セレクタによって戦略設計パターンに基いてサーチアルゴリズムライブラリから選択されるサーチアルゴリズムシェル及び複数のサーチアルゴリズムフラグメントを含む。 - 特許庁