「design library」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A process device 7 validates manufacturing characteristics, by collating the design information to the manufacture condition library 5.例文帳に追加

そして、処理装置７は、設計情報を製造条件ライブラリ５に照合して、製造性を検証する。 - 特許庁

The analytic means 30 calculates the arrangement position of the building member from the position of the reflecting seal 30 and inquires it to a design library to detect and display the slippage.例文帳に追加

解析手段３０は、反射シール１０の位置から建築部材の配置位置を算出し、設計図書に照会し、ずれを検出して表示する。 - 特許庁

To easily check a fault resulting from attribute information of a library in generating LSI design data.例文帳に追加

ＬＳＩ設計データを生成する際に、ライブラリの属性情報に起因した不具合を容易に確認する。 - 特許庁

Based on the input library, a CAD design system 4 can generate a component list constituted of the representative article names, and outputs the component list.例文帳に追加

ＣＡＤ設計システム４は、入力されたライブラリに基づいて、代表品名よりなる部品表が作成可能であり、部品表を出力する。 - 特許庁

A condition setting part 211 is applied with design information for a circuit while a storage part 212 is applied with a cell library 213.例文帳に追加

条件設定部２１１には、回路の設計情報、記憶部２１２には、セルライブラリ２１３がそれぞれ入力される。 - 特許庁

An FPGA information management part 110 of a circuit design CAD device 100 takes in FPGA information such as pin allocation information or attribute information created by an FPGA design CAD device 10, and a library creating part 120 creates a symbol library using the FPGA information.例文帳に追加

回路設計ＣＡＤ装置１００のＦＰＧＡ情報管理部１１０がＦＰＧＡ設計ＣＡＤ装置１０が作成したピン割付情報や属性情報などのＦＰＧＡ情報を取り込み、ライブラリ作成部１２０がＦＰＧＡ情報を用いてシンボルライブラリを作成するよう構成する。 - 特許庁

By creating a CF pattern in a block of the new library while referring to the pattern data of the library for the array substrate, pattern data of the previously stored library for the array substrate is not wrongly edited, design efficiency can be improved and the data size of the new library can be suppressed.例文帳に追加

アレイ基板用ライブラリのパターンデータを参照しながら新規ライブラリのブロックにＣＦパターンを作成することで、予め記憶したアレイ基板用ライブラリのパターンデータを誤って編集することなどがなく、設計効率を向上できるとともに、新規ライブラリのデータサイズを抑制できる。 - 特許庁

In a bus interface design support device 1, even bus bridges connecting busses different by bus protocols are stored as a library (bus bridge library), and proper bus bridges are selected from the bus bridge library on the basis of bus protocols of busses included in a bus interface being a design object, whereby the bus interface is designed.例文帳に追加

バスインターフェース設計支援装置１においては、異なるバスプロトコルのバス間を接続するバスブリッジについても、ライブラリ（バスブリッジライブラリ）として記憶しておき、設計対象となるバスインターフェースに含まれるバスのバスプロトコルに基づいて、バスブリッジライブラリから適切なバスブリッジが選択されて、バスインターフェースが設計される。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

To provide a design technique of a semiconductor integrated circuit which restrains dispersion in a gate length due to optical proximity effect and a library design method which ensures characteristic of a cell.例文帳に追加

光近接効果によるゲート長のばらつきを抑制する半導体集積回路の設計手法、及びセルの特性を保証するライブラリ設計方法を提供する。 - 特許庁

In a design library construction step, an important portion which affects characteristics on a circuit operation of a macro cell is extracted as design intent information and a corresponding layout portion is extracted as a CP pattern (33).例文帳に追加

設計ライブラリ構築段階において、マクロ・セルの回路動作上で特性に影響する重要箇所を、設計インテント情報として抽出し、対応するレイアウト部分をＣＰパターン（３３）として抽出する。 - 特許庁

To provide a test design method capable of making an integrated circuit efficient in design and low in cost by improving the processing procedures by applying a conventional library.例文帳に追加

既存のライブラリを応用して処理手順の見直しを行うことにより、集積回路の設計効率化及びコスト低減が可能なテスト設計方法を提供する。 - 特許庁

In a cell library that is used for layout design of a semiconductor integrated circuit and is a library of design data of cells each achieving a unit function; each of the design data comprises an attribute value indicating whether the cell easily causes a defect in a cell adjacently placed across the edge and whether a defect is easily caused by a cell adjacently placed across the edge, and attribute information that is associated with the attribute value.例文帳に追加

半導体集積回路のレイアウト設計に用いられる、単位機能を実現するセル毎の設計データのライブラリであるセルライブラリにおいて、セル毎の設計データは、セルが備える端部と、該端部を介して隣接するセルに欠陥を生じせしめやすいか否か、および隣接するセルから欠陥を生じせしめられやすいか否か、を示す属性値と、の対応付けである属性情報を夫々含む。 - 特許庁

By this method, a modified version 114 of 1.2V-hour cell delay library is made; and as to a design 103 of a semiconductor integrated circuit before delay optimization, delay optimization is performed under the condition of electric power supply voltage 1.2V using 1.2V-hour delay specification 104 and the amendment version 114 of 1.2V-hour cell delay library.例文帳に追加

１.２Ｖ時セル遅延ライブラリ修正版１１４を作成し、半導体集積回路の遅延最適化前デザイン１０３について、１.２Ｖ時遅延仕様１０４と１.２Ｖ時セル遅延ライブラリ修正版１１４を使用して電源電圧１.２Ｖの条件で遅延最適化を行う。 - 特許庁

In the cell library to be used for cell-base LSI design and the analysis device using the same, the cell library has terminal capacity data 12 describing an identifier 13 for identifying the analysis purpose and a terminal capacity value 14 corresponding to the identifier 13.例文帳に追加

本発明のセルライブラリおよびそれを用いた解析装置は、セルベースのＬＳＩ設計に用いられるセルライブラリであって、解析目的を識別するための識別子１３および識別子１３に対応する端子容量値１４が記載された端子容量データ１２を有する。 - 特許庁

Since the two-dimensional matrix operation library is preliminarily prepared and a design technique of plural picked-up image data is used, it is unnecessary to develop the two-dimensional matrix operation library from an initial stage, and an efficient and accurate image sensor image processing algorithm is developed.例文帳に追加

２次元行列演算ライブラリを予め用意し、複数の撮像画像データによる設計手法を用いることで、２次元行列演算関数ライブラリを初期から開発する必要をなくして、効率的かつ正確なイメージセンサ画像処理アルゴリズムの開発が可能となる。 - 特許庁

In terminals 1, external information 3, internal information 4 and library information 5 of the LSI are read from a database, and the external information 3, the internal information 4 and the library information 5 are used to automatically generate an I/F information table with design information of the interface part recorded thereon.例文帳に追加

端末１、ＬＳＩの外部情報３と内部情報４とライブラリ情報５をデータベースから読み出し、これら外部情報３、内部情報４、ライブラリ情報５を用いてインタフェース部分の設計情報を記録したＩ／Ｆ情報テーブルを自動生成する。 - 特許庁

This layout design system of a semiconductor integrated circuit device has a library information storage device in which basic via shape list is registered, a technology database storage device indicating the optimum wiring terminal processing for each via shape of the basic via shape list registered in library information, and a central processing controller selecting the optimum wiring processing by referring to the library information storage device and the technology database storage device.例文帳に追加

基本バイア形状リストが登録されたライブラリ情報記憶装置と、ライブラリ情報に登録された基本バイア形状リストの各バイア形状に対して最適な配線終端処理を示したテクノロジーデータベース記憶装置と、ライブラリ情報記憶装置とテクノロジーデータベース記憶装置を参照して、最適な配線処理を選択する中央処理制御装置を有する。 - 特許庁

This electronic equipment design support system has: a component library storing electronic characteristics of the electronic components; a mutual interference library storing a parasitic component by electromagnetic interference generated between the electronic component and the electronic component; and a mutual interference check library for deciding whether the mutual interference between the electronic components is present or not.例文帳に追加

電子部品の電気的特性が格納された部品ライブラリと、電子部品と電子部品との間で発生する電磁気的干渉による寄生成分が格納された相互干渉ライブラリと、電子部品間の相互干渉が存在するか否か判定するための相互干渉チェックライブラリとを備えることを特徴とする電子機器設計支援システム。 - 特許庁

This library management method includes a library object storing means 1 which stores the libraries for design tool and the library information, a unified version storing means 2 which manages the version information among libraries for design tool and a configuration information storing means 3 which stores the configuration information on both means 1 and 2, and relates the versions of the libraries for design tool each with other.例文帳に追加

設計ツール用ライブラリとライブラリに関する情報を格納するライブラリオブジェクト格納手段１と、各設計ツール用ライブラリ間のバージョン情報を管理する統一バージョン格納手段２と、ライブラリオブジェクト格納手段と統一バージョン格納手段との間の構成情報を格納する構成情報格納手段３を有し、設計ツール用ライブラリのバージョン間の関連付けを行う。 - 特許庁

An LSI design support system includes a first storage means for storing interface information 2 for connecting an internal circuit and an external circuit of an LSI, a second storage means for storing library information 3 having specifications of various buffers set thereto, and a generation means for generating design information of the LSI internal interface part by using the interface information 2 and the library information 3.例文帳に追加

ＬＳＩ設計支援システムであって、ＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報２を記憶する第１の記憶手段と、各種バッファの仕様が設定されたライブラリ情報３を記憶する第２の記憶手段と、インタフェース情報２とライブラリ情報３とを用いてＬＳＩ内部インタフェース部分の設計情報を生成する生成手段と、を有する。 - 特許庁

A logic synthesizer 10 includes a design specification storage part 11 storing data 111 on IC design specification, a library part 12 storing data 121 on circuit elements constituting IC, and a logic synthesis part 13 for designing a netlist 131 on the basis of the data 111 on the design specification stored in the design specification storage part 11 and the data 121 on the circuit elements stored in the library part 12.例文帳に追加

論理合成装置１０は、ＩＣの設計仕様に関するデータ１１１が格納された設計仕様格納部１１と、ＩＣを構成する回路素子に関するデータ１２１が格納されたライブラリ部１２と、設計仕様格納部１１に格納された設計仕様に関するデータ１１１とライブラリ部１２に格納された回路素子に関するデータ１２１とに基づき、ネットリスト１３１を設計する論理合成部１３と、を備えている。 - 特許庁

A semiconductor integrated circuit layout design method comprises a process for storing a function TAP cell having a function inside and constituting a back bias function in a macro cell library used for layout design of the semiconductor integrated circuit.例文帳に追加

本発明は、半導体集積回路のレイアウト設計に用いられるマクロセルライブラリに、ファンクション機能を内部に備えた、バックバイアス機能を構成するためのファンクションＴＡＰセルを格納しておく工程を含む半導体集積回路レイアウト設計方法である。 - 特許庁

To provide a tap-less type standard cell arrangeable at an optional position without increasing a layout area and design cost; a standard cell library; a standard cell style semiconductor integrated circuit; and its design method.例文帳に追加

レイアウト面積や設計コストの増大を招くことなく、任意の位置に配置することができるタップレス型のスタンダードセル、スタンダードセルライブラリ、スタンダードセル方式の半導体集積回路およびその設計方法を提供する。 - 特許庁

The semiconductor design of the latest release directory is linked to the current directory, and the current directory is provided with a call cell name management file so that the call cell name management file can be updated corresponding to the update of the semiconductor design library.例文帳に追加

最新リリースディレクトリの半導体設計ライブラリを前記カレントディレクトリにリンクさせ、該カレントディレクトリにコールセル名管理ファイルを備え、前記半導体設計ライブラリの更新に対応して前記コールセル名管理ファイルを更新する。 - 特許庁

To provide a semiconductor integrated circuit which has high performance even if design margin is reduced by suppressing variations in the gate length and variations in the gate parasitic capacitance caused by the optical proximity effect generated in a photolithography step and enabling design of a library reflecting actual characteristics of a standard cell.例文帳に追加

フォトリソグラフィ工程で生じる光近接効果に起因するゲート長のばらつきとゲートの寄生容量のばらつきを抑制し、標準セルの実際の特性を反映させたライブラリを設計可能とし、これにより設計マージンを小さくして高性能な半導体集積回路を提供する。 - 特許庁

To provide a support system for design of semiconductor integrated circuit enabling an easy checking of fan-outs without such a detailed cell library used in an ASIC (Application Specific Integrated Circuit) and also disabling large amounts of reversions in a design flow.例文帳に追加

ＡＳＩＣで利用されているような詳細なセルライブラリがなくてもファンアウトチェックが容易に行え、且つ、設計フローにおける大幅な後戻りを生じさせない半導体集積回路の設計支援システムを提供することにある。 - 特許庁

A design apparatus calculates a parasitic capacity between power supply pads 44a, 44b to which an inner circuit 32 is connected in the design processing of the semiconductor device provided with the inner circuit 32 corresponding to a function and compares the parasitic capacity value with a capacity threshold stored in a library.例文帳に追加

設計装置は、機能に応じた内部回路３２を備えた半導体装置の設計処理において、内部回路３２が接続された電源パッド４４ａ，４４ｂ間の寄生容量値を算出し、この寄生容量値とライブラリに格納されている容量しきい値とを比較する。 - 特許庁

Then, based on the prepared cell library and the net list, arrangement design and wiring design of the cell are made, and based on the circuit information given this arrangement/wiring processing, a transmission delay time in each path in the circuit is analyzed.例文帳に追加

次いで、作成されたセル・ライブラリとネットリストに基づいて、セルの配置設計および配線設計が行なわれ、この配置配線処理がなされた回路情報に基づいて、回路中の各パスにおける伝播遅延時間が解析される。 - 特許庁

In particular, you use the Ajax Transaction component included with the Dynamic Faces component library (0.2), which lets you visually configure Ajax functionality at design time. 例文帳に追加

特に、Dynamic Faces コンポーネントライブラリ (0.2) に含まれる Ajax トランザクションコンポーネントを使用します。 このコンポーネントを使用することで、デザイン時に Ajax 機能を視覚的に構成できます。 - NetBeans

The Ajax Transaction component included with the Dynamic Faces component library (0.2) lets you visually configure Ajax functionality at design time, displaying various components with color-coded borders in the Visual Designer. 例文帳に追加

Dynamic Faces コンポーネントライブラリ (0.2) に付属している Ajax トランザクションコンポーネントを使用すると、デザイン時に、Ajax 機能を視覚的に構成できます。 このとき、ビジュアルデザイナには、さまざまなコンポーネントのボーダーが色分けされて表示されます。 - NetBeans

In the design of the semiconductor integrated circuit, the cell of the particular kind selected from the cell library is also used as the delay adjustment cell or load capacity cell.例文帳に追加

半導体集積回路の設計において、このセルライブラリから選択された特定の種類のセルを、遅延調整セルもしくは負荷容量用セルとしても利用する。 - 特許庁

The registered block having the same configuration as a circuit block included in a circuit diagram data as the design object is retrieved from the circuit block library.例文帳に追加

設計対象である回路図データに含まれる回路ブロックと同じ構成を有する登録ブロックを前記回路ブロックライブラリから検索する。 - 特許庁

A bus interface design support device 1 stores a complexity analysis library storing performance deterioration factors based on various complexities which are caused when an estimated bus interface is logically synthesized.例文帳に追加

バスインターフェース設計支援装置１は、想定するバスインターフェースが論理合成された場合に発生する、各種の複雑性に基づく性能劣化要因が格納された複雑性解析ライブラリを記憶している。 - 特許庁

Then, the design device executes logical simulation by inputting a signal to turn off a power source to the power supply terminal after mapping processing based on a net list 21 of the semiconductor device by referring to the library 23 in a step 36.例文帳に追加

そして、設計装置は、ステップ３６において、ライブラリ２３を参照し、半導体装置のネットリスト２１に基づいて、マッピング処理後の電源端子に電源をオフする信号を入力して論理シミュレーションを実行する。 - 特許庁

To design a tape library or other types of data storage libraries, that have angled rails and accessors compatible with the angled rails.例文帳に追加

角度のついたレールと、角度のついたレールに対応可能なアクセッサを具備するテープライブラリ乃至は他のタイプのデータストレージライブラリを設計することが望ましい。 - 特許庁

In one embodiment, a virtual machine design specifies a set of functions for executing all or substantially all support library operations depending on the implementation of a virtual machine.例文帳に追加

一実施例では、バーチャル・マシン設計は、バーチャル・マシンのインプリメンテーションに依存する全てまたは実質的に全てのサポート・ライブラリ・オペレーションを実行するための関数のセットを特定する。 - 特許庁

This design method for a semiconductor integrated circuit includes steps of: (A) creating a delay library for statistical STA; (B) creating layout data; and (C) calculating the delay value of an object cell.例文帳に追加

（Ａ）統計ＳＴＡ用の遅延ライブラリを作成するステップと、（Ｂ）レイアウトデータを作成するステップと、（Ｃ）対象セルの遅延値を算出するステップとを有する。 - 特許庁

In the gate level characteristic calculation of a design stage of a semiconductor integrated circuit, delay effective capacitance Cdelay, transition effective capacitance Cslew and effective resistance Cjk are stored in a library 1 in advance.例文帳に追加

半導体集積回路の設計段階のゲートレベル特性算出では、遅延実効容量Ｃｄｅｌａｙ、遷移実効容量Ｃｓｌｅｗ、及び実効抵抗Ｃｊｋがライブラリー１に予め格納されている。 - 特許庁

To provide a display control program, a library program, an information processing system and a display control method, by which the application software developer's load for design of image generation processing for stereoscopic display can be reduced.例文帳に追加

アプリケーションソフトウェア開発者による、立体表示用の画像生成処理の設計の負荷を減らすことができる、表示制御プログラム、ライブラリプログラム、情報処理システム、および、表示制御方法を提供する。 - 特許庁

To provide a method and an apparatus for notification of update of an EDA (engineering design automation) library which can notify a user of only necessary notice of update for the user.例文帳に追加

利用者が必要とする更新通知のみを利用者に対して通知し得るＥＤＡライブラリの更新通知方法及び更新通知装置を提供することにある。 - 特許庁

To provide a storage medium which is readable by a computer and records a cell library having one or more cells for use by the computer in order to optimize electric power in a design of an integrated circuit.例文帳に追加

集積回路の設計において電力を最適化する為に、コンピュータによって読取可能であり、コンピュータによって用いられる１つ以上のセルを有するセルライブラリを記録する記憶媒体の提供。 - 特許庁

The design diagram and data of an LSI applied from an input device 1 are supplied to an electric characteristic converting means 21, and the electric characteristics of the shrink object technology are read from an electric characteristic storing part 31 and the library of a present technology is read from a library storing part 32, and converted into electric characteristics simulating the shrink object technology.例文帳に追加

入力装置１から与えられたＬＳＩの設計図とデータは、電気的特性変換手段２１に供給され、電気的特性記憶部３１からシュリンク対象テクノロジの電気的特性を、ライブラリ記憶部３２から現在のテクノロジのライブラリを読み出し、シュリンク対象テクノロジを模擬する電気的特性へと変換する。 - 特許庁

This layout design system prepares the technology database storage device indicating the optimum wiring terminal processing for each via shape of the basic via shape list from the library information storage device in which the basic via shape list is registered in advance.例文帳に追加

レイアウト設計システムは、予め、基本バイア形状リストが登録されたライブラリ情報記憶装置から、基本バイア形状リストの各バイア形状に対して最適な配線終端処理を示したテクノロジーデータベース記憶装置を作成する。 - 特許庁

To provide a standard cell layout capable of suppressing the leak current without changing the existing processes, a standard cell library thereof, a semiconductor integrated circuit using the standard cell layout and its design method.例文帳に追加

既存のプロセス工程を変更することなくリーク電流を押さえることができるスタンダードセルレイアウト、スタンダードセルライブラリ並びにそのスタンダードセルレイアウトを用いた半導体集積回路及びその設計方法を提供する。 - 特許庁