| 例文 |
dislocation densityの部分一致の例文一覧と使い方
該当件数 : 362件
The AlGaN layers 16, 18, and 20 including an AlGaN light-emitting layer 18 are formed thus on the GaN substrate 10 having a lattice constant close to that of AlGaN, so that a threading dislocation density introduced into the AlGaN layers 16, 18, and 20 is reduced significantly, as compared with conventional methods which use a sapphire substrate.例文帳に追加
このように、ＡｌＧａＮの格子定数と近い格子定数を有するＧａＮ基板１０上に、内部にＡｌＧａＮ発光層１８を含むＡｌＧａＮ層１６，１８，２０を形成することで、サファイア基板を利用する従来の方法に比べて、ＡｌＧａＮ層１６，１８，２０の内部に導入される貫通転位密度が大幅に低減される。 - 特許庁
Such a high quality state that the dislocation density is about 5×10^8/cm^2, drastically reduced in comparison with that (1×10^10/cm^2) of a conventionally obtained GaN layer on a silicon substrate can be attained by forming the GaN layer on the substrate for growing the nitride semiconductor, having such a constitution, by an organic metal vapor phase epitaxy method.例文帳に追加
この構成とした窒化物半導体成長用基板の上に、有機金属気相成長法によりＧａＮ層を形成すれば、転位密度が５×１０^8ｃｍ^-2程度と、従来より得られているシリコン基板上のＧａＮ層の１×１０^10ｃｍ^-2に比較し、転位密度が大幅に減少して高品位な状態となる。 - 特許庁
To provide a method for manufacturing a semiconductor element whereby warpage of a wafer is reduced to a degree not causing a problem on device characteristics and handling of the wafer when a semiconductor layer is selectively grown on a mask by ELO growth, and a semiconductor laser by which warpage of the wafer is reduced in the case of LD while a dislocation density of a stripe light-emitting part is reduced.例文帳に追加
ＥＬＯ成長によりマスク上に半導体層を選択成長する場合に、ウェハの反りをデバイス特性やウェハのハンドリングに支障がない程度に小さくし得る半導体発光素子の製法およびＬＤにする場合にストライプ状発光部の転位密度を小さくしながら、ウェハの反りを抑制する半導体レーザを提供する。 - 特許庁
To provide a nitride semiconductor light-emitting element having high light-emitting efficiency which can manufacture a vertical element forming a pair of electrodes on the top and bottom of a chip by employing a semiconductor substrate, prevents optical absorption on the substrate while maintaining high heat conductivity and reduces the dislocation density of a nitride semiconductor to be grown thereon.例文帳に追加
半導体基板を用いることでチップの上下に一対の電極を形成する垂直型の素子を作製でき、かつ、高い熱伝導性を維持しながら、基板での光吸収を防止すると共に、その上に成長される窒化物半導体の転位密度を低減し、発光効率の高い窒化物半導体発光素子を提供する。 - 特許庁
To provide a semiconductor substrate and a field effect transistor, a method for forming an SiGe layer, a method for forming a strained Si layer and a method for manufacturing a field effect transistor in which dislocation density of the SiGe layer is reduced by a method by which restriction on the process and on the degree of freedom in the placement of device design is suppressed.例文帳に追加
半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法において、プロセスの制約が少なく、またデバイス設計の配置自由度における制限が少ない方法で、ＳｉＧｅ層の転位密度を低減すること。 - 特許庁
The Cu-Ni-Sn-P copper alloy sheet has a specified composition, and dislocation density determined as the quotient of the half-value breadth of X-ray diffracted intensity peak from the {200} face of the copper alloy sheet surface divided by the height of the peak is a given level or greater to thereby attain an enhancement of stress relaxation resistance property and press punchability demanded for terminal/connector.例文帳に追加
特定組成のＣｕ−Ｎｉ−Ｓｎ−Ｐ系の銅合金板であって、この銅合金板表面の｛２００｝面からのＸ線回折強度ピークの半価幅をそのピーク高さで割った値で測定される転位密度を、一定量以上有するようにして、端子・コネクタとして要求される耐応力緩和特性とプレス打ち抜き性とを向上させる。 - 特許庁
Although a material of a cladding layer 21 made of at least one of AlGaN and InAlGaN differs from a group III nitride semiconductor and a thickness D15 of a first epitaxial semiconductor region 15 is larger than a thickness D19 of the core semiconductor region 19, misfit dislocation density on first to third interfaces J1, J2, J3 is not more than 1×10^6 cm^-1.例文帳に追加
ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくともいずれか一方からなるクラッド層２１の材料はIII族窒化物半導体と異なると共に第１のエピタキシャル半導体領域１５の厚さＤ１５がコア半導体領域１９の厚さＤ１９よりも厚いけれども、第１〜第３の界面Ｊ１、Ｊ２、Ｊ３におけるミスフィット転位密度は１×１０^６ｃｍ^−１以下である。 - 特許庁
This high quality SiC wafer having a bottom face dislocation density of less than 500 cm^-2 on a wafer and at least 1 square inch continuous surface region is obtained by forming a SiC boule having a diameter of a little larger than 3 inches by a seed sublimation growth method, then slicing the boule at an angle between about 2° and 12° to 0001 plane, and further polishing it.例文帳に追加
シード昇華成長法により、３インチよりわずかに大きい直径を有するＳｉＣブールを形成した後、０００１平面に対して約２°と１２°の間の角度で該ブールをスライスし、さらに研磨することにより、ウェハ上に５００ｃｍ^−２未満の底面転位密度を有する少なくとも１平方インチの連続した表面領域とを有する高品質のＳｉＣウェハが得られる。 - 特許庁
In a compound semiconductor 1 composed of a buffer layer 3 and a compound semiconductor layer 4 formed on a substrate 2, the surface of at least either of the buffer layer 3 and the compound semiconductor layer 4 is formed into a wavelike surface having an unevenness in a specific direction; thus strain energy in the crystal can be reduced and dislocation density by the crystal defects can be reduced.例文帳に追加
基体２上に、バッファ層３と化合物半導体層４とが形成された化合物半導体１において、バッファ層３及び化合物半導体層４の少なくとも一方の表面を特定の方向に凹凸を有する波状面とすることにより、結晶内部の歪エネルギーを低減することができ、結晶欠陥による転位密度を低減することが可能とされる。 - 特許庁
To provide a method for producing a semiconductor device, and the semiconductor device in which high strain relaxation rate is attained even in a strained SiGe film having thickness equal to or thinner than critical film thickness and high Ge concentration formed on a semiconductor substrate, through dislocation density is reduced, undulation of a second SiGe film surface formed on it is inhibited and smoothness can be enhanced.例文帳に追加
半導体基板上に形成された高濃度のＧｅ濃度を有する臨界膜厚以下の歪ＳｉＧｅ膜においても高い歪緩和度を達成し、貫通転位密度を低減し、その上に形成される第２のＳｉＧｅ膜表面のうねりを抑制し、平滑性を向上させることができる半導体装置の製造方法及び半導体装置の提供。 - 特許庁
With respect to the low-dislocation buffer which is formed between a substrate and a nitride semiconductor as a device material which is formed for constituting a device structure on the substrate, a specified number of first layers of nitride semiconductor containing foreign materials at a density exceeding the doping level and second layers of nitride semiconductor containing no foreign material are alternately laminated on the substrate to form a superlattice structure.例文帳に追加
基板と上記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファーにおいて、不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第１の層と不純物を含有していない窒化物半導体よりなる第２の層とを、基板上に交互に所定数積層して超格子構造を形成する。 - 特許庁
To provide a heat treatment method, which can prevent occurrence of slip dislocation and sufficiently eliminate grown-in defects in the vicinity of the surface even when a CZ silicon monocrystal wafer having a diameter of 300 mm or larger is mainly subjected to a high heat treatment, and an annealed wafer having a DZ layer in the wafer surface layer and containing high-density oxygen precipitates capable of achieving a high gettering effect in a bulk.例文帳に追加
主に直径が３００ｍｍ以上のＣＺシリコン単結晶ウェーハに高温熱処理を行なってもスリップ転位の発生を抑制し、表面近傍のGrown-in欠陥を十分に消滅させることのできる熱処理方法を提供し、及びウェーハ表層部にＤＺ層を有し、かつバルク中に高いゲッタリング効果が得られる高密度の酸素析出物を有するアニールウェーハを提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
