「dmac」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

At that time, to perform comparison to check whether deviation occurs and to more accurately calculate the two pieces of above time information of a fixed period, DMAC (direct memory access controller) transfer completion interruption to be used for PCM data transfer is used as a latching trigger of an internal reference clock counting part for reproducing a clock synchronized with a broadcasting station.例文帳に追加

その際、ズレが生じているかの比較の為、一定期間の上記２つの時間情報をより正確に求める為に、ＰＣＭデータ転送に用いるＤＭＡＣ転送完了割り込みを放送局に同期したクロックを再現する内部基準クロックカウント部のラッチ用トリガとして使用する。 - 特許庁

This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.例文帳に追加

プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁

During a period where the operation of the second bus 20 is conducted in parallel with the first bus 19, by not giving bus use right to the DMAC 12, and giving bus use right to the CPU 11, reading instructions etc. from a ROM 13 on the first bus 19 become possible, the frequency of the occurrence of undesired standby statuses is reduced.例文帳に追加

第２バス２０が第１バス１９と並行した動作を行っている期間に、ＤＭＡＣ１２にバス使用権を与えず、ＣＰＵ１１にバス使用権を与えることによって、第１バス１９上のＲＯＭ１３からの命令リードなどが可能となるので、不所望の待機状態の発生頻度が低減される。 - 特許庁

A bus system is composed of; a bus 40a; a CPU 31-1 and a DMAC 31-2 which are bus masters; a memory 32-1 which is a bus slave; a priority order setting register 41 which outputs a priority order setting signal corresponding to a transfer rate; an arbitration circuit 42 which arbitrates a competing state; and a selector 44.例文帳に追加

バスシステムは、バス４０ａと、バスマスタであるＣＰＵ３１−１及びＤＭＡＣ３１−２と、バススレーブであるメモリ３２−１と、転送レートに対応した優先順位設定信号を出力する優先順位設定レジスタ４１と、競合状態を調停するアービトレーション回路４２と、セレクタ４４等により構成されている。 - 特許庁

When access to an inside memory 1 by a DMAC 6 and bus access by a CPU 7 is generated simultaneously, the destination of access detecting circuit 5 detects the destination of access by the CPU 7 from the address of the destination of access supplied from the CPU 7 through an inside bus 12 and a signal indicating whether this access is memory access or I/O access.例文帳に追加

ＤＭＡＣ６による内部メモリ１へのアクセスとＣＰＵ７のバスアクセスが同時に発生した場合、アクセス先検出回路５は、ＣＰＵ７より内部バス１２を経由して供給されるアクセス先のアドレスと、メモリアクセスであるのかＩ／Ｏアクセスであるのかを示す信号から、ＣＰＵ７のアクセス先を検出する。 - 特許庁

A DMAC (direct memory access controller) 23 transfers input data from a memory 3 based on a physical address of the memory 3 set as a physical address of input data in an external device 4, and transfers output data to the memory 3 based on a physical address of the memory 3 set as a physical address of output data.例文帳に追加

DMA C２３は、外部デバイス４において、入力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３からの入力データのデータ転送を行い、かつ出力データの物理アドレスとして設定されたメモリ３の物理アドレスに基づいて、メモリ３への出力データのデータ転送を行う。 - 特許庁

In image processing systems 2-1 to 2-4, DMAC 20-1 to 20-4 read the same image data from a DRAM 1, decoders 21-1 to 21-4 expand the image data, TRC control section 23-1 to 23-4 execute gradation correction processing, and screen processing sections 24-1 to 24-4 carry out screen processing.例文帳に追加

画像処理系２−１〜２−４は、ＤＭＡＣ２０−１〜２０−４により、ＤＲＡＭ１から同一の画像データを読み出し、デコーダ２１−１〜２１−４により、画像データを伸張し、ＴＲＣ制御部２３−１〜２３−４により、階調補正処理を行い、スクリーン処理部２４−１〜２４−４により、スクリーン処理を行う。 - 特許庁

When the data is DMA-transferred to a data receiving means 53 from a data transmitting means 52 through a bus 54, the DMAC 51 regards the logical product output of the data transmitting demand from the data transmitting means and the data receiving demand from the data receiving means as DMA demand, requires the bus right and DMA-transfers the data.例文帳に追加

データ送信手段５２からバス５４を介してデータ受信手段５３へデータをＤＭＡ転送する際、ＤＭＡＣ５１は前記データ送信手段からのデータ送信要求と前記データ受信手段からのデータ受信要求との論理積出力をＤＭＡ要求とし、バス権を取得して前記データをＤＭＡ転送する。 - 特許庁

This image processor, which has an image processing module 2, an image processing parameter DMAC 5 and an internal register which maintains a plurality of image processing parameters used for image processing, and a memory 3, when verifying the image processing module, transfers the image processing parameter maintained in the internal register from the image processing module to the memory.例文帳に追加

画像処理モジュール２と、画像処理に用いる複数の画像処理パラメータを保持する画像処理パラメータＤＭＡＣ５及び内部レジスタと、メモリ３とを有する画像処理装置において、前記画像処理モジュールを検証するときに、前記画像処理モジュール側から前記内部レジスタに保持された前記画像処理パラメータを前記メモリに転送する。 - 特許庁

In the data transfer control devices for transferring data between different buses, when a DMAC part 104 performs DMA transfer between a memory part 110 and a memory part 111, and when a predetermined quantity of data are stored in each of the memory parts 110 and 111, DMA transfer is performed through a buffer memory 104b.例文帳に追加

異なるバス間でのデータ転送を行うデータ転送制御装置において、ＤＭＡＣ部１０４がメモリ部１１０とメモリ部１１１との間でＤＭＡ転送を行う際に、メモリ部１１０及びメモリ部１１１にそれぞれ蓄積されたデータ量が所定のデータ量であるときはバッファメモリ１０４ｂを介したＤＭＡ転送を実行する。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

This data sorter is used for sorting data existing in a specified area of a memory space in a main memory 104, where a data exchange circuit 103 moves the data in the specified area of the memory space, based on a set reference value read out by a reference data read DMAC 105 and divides the specified area into two group areas.例文帳に追加

メインメモリ１０４の指定されたメモリ空間の範囲にあるデータをソートするデータソート装置において、データ交換回路１０３は、指定されたメモリ空間の範囲内のデータを、基準データリードＤＭＡＣ１０５によって読み出された設定された基準値に基づいて移動して、上記指定された範囲を２つのグループ範囲に分ける。 - 特許庁

This color resist composition includes (A) a coloring material, (B) an alkaline developing resin composition, (C) a photopolymerization initiator and (D) an organic solvent, wherein the (D) organic solvent contains propylene glycol monomethyl ether acetate (PGMAC) and dialkyl amide selected from dimethylacetamide (DMAC) or diethylacetamide (DEAC) as essential components.例文帳に追加

（Ａ）色材、（Ｂ）アルカリ現像性樹脂組成物、（Ｃ）光重合開始剤及び（Ｄ）有機溶剤を含有するカラーレジスト組成物において、該（Ｄ）有機溶剤が、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＡＣ）とジメチルアセトアミド（ＤＭＡＣ）又はジエチルアセトアミド（ＤＥＡＣ）から選ばれるジアルキルアミドとを必須成分として含有するカラーレジスト組成物を用いる。 - 特許庁

The image forming apparatus includes: the compressor 104 for performing compression to complete the image data of one band in the image by each band, and writing a white image detection result in compression with respect to a descriptor with a compression data completion code at a code side written therein; and a writing DMAC 105 having a write-back generation module 1051 for writing a write-back flag in the descriptor.例文帳に追加

画像中の１バンドの画像データをバンドごとに完結させる圧縮を行い、符号側の圧縮データ完結符号が書かれたディスクリプタに対して、圧縮時の白画像検出結果を書き出す圧縮器１０４とディスクリプタにライトバックフラグを書き出すライトバック発生モジュール１０５１を有するライトＤＭＡＣ１０５とを備えた。 - 特許庁

When the communication I/F section 24 is not connected with an Ethernet, the power supply control section 20 makes a transition to sleep mode for interrupting clock supply to the CPU 12, and the like, if a DMA transfer request signal 38 is not delivered from a DMAC 34 for a specified time or longer and releases sleep mode upon receiving data from a host computer group 36.例文帳に追加

電源制御部２０は、通信Ｉ／Ｆ２４にイーサネットが接続されている場合には、所定時間以上ＤＭＡＣ３４からＤＭＡ転送要求信号３８が出力されないとＣＰＵ１２等へのクロック供給を停止させるスリープモードへ遷移し、ホストコンピュータ群３６からデータを受信した場合にスリープモードを解除する。 - 特許庁

The data transfer device is also provided with an adjustment inhibition cycle valid period for repeating the adjustment inhibition period and the adjustment valid period, and an adjustment inhibition cycle invalid period including only the adjustment valid period, and starts the adjustment inhibition cycle invalid period after the adjustment inhibition cycle valid period to accept a low priority requirement issued by a DMAC.例文帳に追加

また、調停禁止期間と調停有効期間とが繰り返される調停禁止サイクル有効期間と、調停有効期間のみを含む調停禁止サイクル無効期間とを設け、調停禁止サイクル有効期間の終了後に調停禁止サイクル無効期間を開始させ、低優先度のＤＭＡＣが発行した要求を受け付ける。 - 特許庁

In the encryption processing device, a DMA descriptor serving as the information for a DMAC 14 to specify transfer data to be processed in a data storage memory 12 includes a descriptor format having a field for specifying an encryption algorithm of common key encryption such as DES and AES, and a field for specifying an encryption processing mode such as ECB Mode, CBC Mode, and Counter Mode.例文帳に追加

ＤＭＡＣ１４がデータ格納メモリ１２から処理すべき転送データを指示する情報となるＤＭＡディスクリプタに、ＤＥＳやＡＥＳといった共通鍵暗号の暗号アルゴリズムを指示するフィールドと、ＥＣＢモードやＣＢＣモードやCounter Modeといった暗号処理モードを指示するフィールドとを有するディスクリプタフォーマットになっている。 - 特許庁

When DMA transfer is performed by a DMAC 1, a preceding start signal hot_kick signal is asserted to start DMA for next transfer at a point of time when a command issue completion signal com_end is asserted to a DRAM 8 of previous transfer, and update of a data transfer amount holding part 5 of the next transfer is performed at a point of time when a data_end signal of previous transfer is asserted.例文帳に追加

ＤＭＡＣ１でＤＭＡ転送する際に、前転送のＤＲＡＭ８へのコマンド発行完了信号ｃｏｍ＿ｅｎｄ信号がアサートされた時点で先行起動信号ｈｏｔ＿ｋｉｃｋ信号をアサートして次転送のＤＭＡ起動を行い、次転送のデータ用転送量保持部５の更新は、前転送のｄａｔａ＿ｅｎｄ信号がアサートされた時点で行うように構成する。 - 特許庁

This data transfer system consists of a computer system 10 having a CPU 11, a local memory 12, an I/O device 13 and a local bus 14, a computer system 20 having a CPU 21, a local memory 22 and a local bus 24, a shared memory 30 shared by the two computer systems 10 and 20 and a DMAC 40 which directly performs data exchange with the local memories.例文帳に追加

本発明のデータ転送システムは、ＣＰＵ１１、ローカルメモリ１２、Ｉ／Ｏデバイス１３、及びローカルバス１４を有するコンピュータ装置１０と、ＣＰＵ２１、ローカルメモリ２２、及びローカルバス２４を有するコンピュータ装置２０と、２つのコンピュータ装置１０、２０で共有される共有メモリ３０と、ローカルメモリと直接データのやり取りを行うＤＭＡＣ４０で構成されている。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

Descriptor information for image processing parameters of an image processing parameter DMAC 5 in an image processing module 2 is not directly set to an internal register by a control part 1 but is read through DMA processing by the image processing module 2 after being temporarily stored in a memory 3, whereby the load on the CPU in the control part 1 can be reduced and a processing speed of image processing can be increased.例文帳に追加

画像処理モジュール２の画像処理パラメータＤＭＡＣ５の画像処理パラメータ用のディスクリプタ情報を設定する内部レジスタに、そのディスクリプタ情報を制御部１が直接レジスタ設定するのではなく、一旦メモリ３に置いてからＤＭＡ処理によって画像処理モジュール２が読み込むようにしているので、制御部１のＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。 - 特許庁

A DMAC 107 retrieves selection display data including data pattern previously specified among the selection display data as specified display data, and with reference to area information corresponding to the specified display data, reads display data corresponding to the area information from the display RAM as RAM data, and compares the RAM data with the specified display data to determine whether refresh processing of the display RAM is performed depending on the comparison result.例文帳に追加

ＤＭＡＣ１０７は選択表示データのうち予め規定されたデータパターンを有する選択表示データを特定表示データとして検索して、特定表示データに対応するエリア情報を参照して当該エリア情報に対応する表示データをディスプレイＲＡＭからＲＡＭデータとして読み込み、ＲＡＭデータと特定表示データとを比較して、その比較結果に応じてディスプレイＲＡＭのリフレッシュ処理を行うか否かを決定する。 - 特許庁