「dmac」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The data DMAC 13b performs transmission/reception of the data to the HDD 14 by the DMA system.例文帳に追加

データＤＭＡＣ１３ｂは、ＨＤＤ１４に対するデータの送受信をＤＭＡ方式により行う。 - 特許庁

A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.例文帳に追加

ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁

The respective DMAC parts 41 have means to divide the DMA transfer with M byte of given data transfer quantity into proper divided size N and sequentially transmit divided DMA transfer requests to a DMAC arbiter part 42.例文帳に追加

それぞれのＤＭＡＣ部４１は，与えられたデータ転送量がＭバイトのＤＭＡ転送を適当な分割サイズＮに分割する手段を持ち，ＤＭＡＣアービタ部４２へ分割したＤＭＡ転送要求を順次送る。 - 特許庁

A request selector A15 is connected to the No.0-No.3 terminals and request signals S7, S8, and S9 from a host CPU, a first DMAC, and a second DMAC are respectively given to the No.1, No.2, and No.3 terminals.例文帳に追加

０〜３番端子にはそれぞれリクエストセレクタＡ１５、１番端子にホストＣＰＵ、２番端子に第１のＤＭＡＣ、３番端子に第２のＤＭＡＣからのリクエスト信号Ｓ７、Ｓ８、Ｓ９が与えられる。 - 特許庁

The DMAC 6 specifies the address (address B) of a region, including an effective image and sets a start address.例文帳に追加

ＤＭＡＣ６は、有効画像が含まれている領域のアドレス（アドレスＢ）を指定し、開始アドレスを設定する。 - 特許庁

A DMAC 20 includes current transfer setting registers 31 to 33 and next transfer setting registers 41 to 43.例文帳に追加

ＤＭＡＣ２０は、カレント転送設定レジスタ３１−３３と、ネクスト転送設定レジスタ４１−４３とを備える。 - 特許庁

INTERFACE OF DATA TRANSFER, DMAC DEVICE, COMPRESSION/DECOMPRESSION DEVICE, STORAGE DEVICE, IMAGE FORMING APPARATUS AND COPYING MACHINE例文帳に追加

データ転送のインターフェース，ＤＭＡＣ装置，圧縮伸張装置，蓄積装置，画像形成装置および複写装置 - 特許庁

A DMAC 28 is added, and data transfer is switched so as to be performed by the DMAC 28 instead of a CPU 26 after detection of a synchronization flag among processing to be started on a CPU 26 according to an interrupting signal from an SIO 20.例文帳に追加

ＤＭＡＣ２８を追加し、ＳＩＯ２０からの割り込み信号によってＣＰＵ２６上で起動される処理の中で、同期フラグ検出後は、データ転送処理をＣＰＵ２６の替わりににＤＭＡＣ２８が行うように切り替える。 - 特許庁

The first write DMAC 15 transfers data, input for each line, to a memory within a one-line period.例文帳に追加

第１のライトＤＭＡＣ15は、１ライン単位で入力されるデータを１ライン期間内にメモリに転送させる必要がある。 - 特許庁

A data compressor 304 and a data expander 306 are implemented in a DMAC 300 accessible to multiple coprocessors.例文帳に追加

複数のコプロセッサにアクセス可能なＤＭＡＣ３００にデータ圧縮部３０４とデータ伸張部３０６が実装されている。 - 特許庁

The DMAC 20 outputs the DMA permission signal to an input/output device based on the bus right permission first signal.例文帳に追加

ＤＭＡＣ２０は、バス権許可第１信号に基づいて、ＤＭＡ許可信号を入出力デバイスに出力する。 - 特許庁

When the boot processing by the CPU 12 is finished, the DMAC 34 transfers the data in the sub-memory 35 to the RAM 16.例文帳に追加

ＣＰＵ１２によるブート処理が終了すると、ＤＭＡＣ３４はサブメモリ３５内のデータをＲＡＭ１６へ転送する。 - 特許庁

The arbiter accepts a high priority requirement issued by a DMAC ignoring the adjustment inhibition period.例文帳に追加

アービタは、高優先度のＤＭＡＣが発行した要求に対して、調停禁止期間を無視して当該要求を受け付ける。 - 特許庁

To provide a computer system provided with a DMAC capable of controlling transfer rate in transferring data inside a memory.例文帳に追加

メモリ内のデータの受け渡しにおいて、転送速度の制御が可能なＤＭＡＣを備えたコンピュータシステムを提供する。 - 特許庁

An address signal DAD for data transfer is outputted from a DMA part 11 being the control part of a DMAC 10.例文帳に追加

ＤＭＡＣ１０の制御部であるＤＭＡ部１１からデータ転送用アドレス信号ＤＡＤが出力される。 - 特許庁

It is necessary that a first write DMAC 15 transfers data to be entered in a line to a memory within one-line period.例文帳に追加

第１のライトＤＭＡＣ15は、１ライン単位で入力されるデータを１ライン期間内にメモリに転送させる必要がある。 - 特許庁

On the basis of the pseudo line synchronizing signal, the deterioration of data transfer performance between a video DMAC 202 and a line buffer 204 is detected.例文帳に追加

疑似ライン同期信号に基づいて、ビデオＤＭＡＣ２０２とラインバッファ２０４間のデータ転送性能低下を検出する。 - 特許庁

Then, the DMAC 52 suspends the DMA transfer for the read discriptors in response to a suspension signal from a CPU 51.例文帳に追加

そして，ＣＰＵ５１からの一時停止信号に応答して前記読み出したディスクリプタに対するＤＭＡ転送を一時停止する。 - 特許庁

When the power is applied, the DSPs 5-7 become the program transfer standby status and output a DMA transfer request to the DMA controller (DMAC) 4.例文帳に追加

電源投入時、ＤＳＰ５〜７はプログラム転送待ち状態になり、ＤＭＡＣ４にＤＭＡ転送要求を出力する。 - 特許庁

The DMAC 200 is constituted so as to accept NOP specification which specifies non-execution of DMA transfer as the transfer set values.例文帳に追加

DMAC２００は、転送設定値として、ＤＭＡ転送を行なわないことを指定するＮＯＰ指定を受け付けるよう構成する。 - 特許庁

The transfer control part 17 controls the DREQs from the second and third image transfer parts 15, 16 to output the DREQs to a DMAC 10.例文帳に追加

転送制御部１７は、第２及び第３の画像転送部１５、１６からのDREQを制御して、DMAC１０に対してDREQを出力する。 - 特許庁

This data transfer device comprises: a processor 11; a main memory 13; and a DMAC 22 connected through a plurality of buses to the main memory 13.例文帳に追加

データ転送装置１は、プロセッサ１１と、主メモリ１３と、主メモリ１３と複数のバスを介して接続されたDMAC２２とを含む。 - 特許庁

The bus bridge device returns the read data at the I/O side in the previous time to the DMAC, and performs read 16 at the I/O side.例文帳に追加

バスブリッジ装置は１回前のＩ／Ｏ側でのリードデータをＤＭＡＣへ返送すると同時に、Ｉ／Ｏ側でリード１６を行う。 - 特許庁

A DMAC is actuated by carrying out address conversion based on an address conversion table used by a subprocessor in common among the whole of the system.例文帳に追加

サブプロセッサがシステム全体で共通に使用するアドレス変換テーブルによってアドレス変換を行い、ＤＭＡＣを起動する - 特許庁

A data compressing part 304 and a data decompressing part 306 are mounted to a DMAC (direct memory access controller) 300 accessible to a plurality of co-processors.例文帳に追加

複数のコプロセッサにアクセス可能なＤＭＡＣ３００にデータ圧縮部３０４とデータ伸張部３０６が実装されている。 - 特許庁

When the retransmission of the block is requested in the case that the block of the transmission data are written exceeding the capacity of the FIFO memory 1a, a DMAC activation part 1b activates a DMAC 4 and transfers the block stored in the memory 3 to a communication data controller 1.例文帳に追加

ＤＭＡＣ起動部１ｂは、送信データのブロックがＦＩＦＯメモリ１ａの容量を超えて書き込まれた場合にブロックの再送要求があると、ＤＭＡＣ４を起動して、メモリ３が記憶しているブロックを、通信データ制御装置１に転送するようにする。 - 特許庁

Each of an image processing circuit 16 and a JPEG codec 17 includes an input DMAC for direct memory access for reading data from two band memories, and an output DMAC for direct memory access for writing data into the two band memories.例文帳に追加

画像処理回路１６およびＪＰＥＧコーデック１７は、それぞれ、２つのバンドメモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力ＤＭＡＣと、２つのバンドメモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力ＤＭＡＣとを有する。 - 特許庁

A DMAC control circuit 104b of the bus bridge 104 controls a DMAC 105a of the image processing processor 105, and issues an instruction to transfer the next band data or stream, and transfers interruption to a host CPU 101 side only when one page processing completes.例文帳に追加

バスブリッジ１０４のＤＭＡＣ制御回路１０４ｂは、画像処理プロセッサ１０５のＤＭＡＣ１０５ａを制御して、つぎのバンドデータまたはストリームを転送する指示を出し、１ページ処理が完了した時にのみ、割り込みをホストＣＰＵ１０１側へ転送する。 - 特許庁

To perform DMA (direct access memory) in response to a request from a plurality of requesting devices without increasing the number of terminals of a DMAC (direct memory access controller).例文帳に追加

ＤＭＡＣの端子数を増加せずに、複数のリクエスト装置からのリクエストに応じてＤＭＡを行うことを課題とする。 - 特許庁

A memory write request of access address information for debug is issued to a memory controller 15 according to a DMA request from a DMAC.例文帳に追加

ＤＭＡＣからのＤＭＡ要求に伴ってデバッグ用のアクセスアドレス情報のメモリライト要求をメモリコントローラ１５に対して発行する。 - 特許庁

To disclose a direct memory access controller (DMAC) which is operable on a standard bus and does not require large capacity hardware for storage.例文帳に追加

標準のバス上で動作可能であり、大容量の記憶用ハードウエアを必要としないダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を開示する。 - 特許庁

A transmission section 176 transmits data that the selected DMAC 170 requests to transfer to a control-side transfer section 114.例文帳に追加

送信部１７６は、選択されたＤＭＡＣ１７０により転送要求されているデータを制御側転送部１１４に送信する。 - 特許庁

The bus access arbitration part 6 performs arbitration so that the CPU 2 can access the slave module 7 even while the DMAC 3 accesses.例文帳に追加

バスアクセス調停部６は、ＤＭＡＣ３がアクセス中であってもＣＰＵ２がスレーブモジュール７にアクセスできるように調停を行う。 - 特許庁

This direct memory access controller is provided with a storage circuit for storing that a DREQ has been asserted during DMA transfer and a means for making a CPU confirm the content of the storage circuit each time the DMA transfer ends, and for asserting a new DMA transfer request signal to a DMAC (direct memory access controller) when the DREQ is asserted during the DMA transfer.例文帳に追加

DMA転送中にDREQがアサートされたことを記憶するための記憶回路と、DMA転送が終了する毎に、CPUに記憶回路の内容を確認させ、DMA転送中にDREQがアサートされていた場合には、DMACに対して新しいDMA転送要求信をアサートする手段とを備えた。 - 特許庁

To realize an image processing sub-system, system or software, DMAC, DMAC control software and image processor capable of not only reducing the load of data conversion between an image processing system suitable for image compression and an image system based on general pixel (raster), but also improving extensibility.例文帳に追加

画像圧縮に適した画像処理システムと通常の画素（ラスター）に基づく画像システム間のデータ変換の負荷を減らすだけでなく、拡張性の向上させることが可能な画像処理サブシステム、システムあるいはソフトウェア、ＤＭＡＣ、ＤＭＡＣ制御ソフトウェア、および画像処理装置を実現する。 - 特許庁

A DMAC 100 stores data output from the ASRC 11 in a FIFO 131X (131Y) and performs DMA transfer from the FIFO 131X (131Y) to a local memory 200X (200Y) using a period when the DMAC 100 is not accessed by the processor core 300X (300Y).例文帳に追加

ＤＭＡＣ１００は、ＡＳＲＣ１１が出力したデータをＦＩＦＯ１３１Ｘ（１３１Ｙ）に蓄積し、プロセッサコア３００Ｘ（３００Ｙ）からのアクセスが行われていない期間を利用して、ＦＩＦＯ１３１Ｘ（１３１Ｙ）からローカルメモリ２００Ｘ（２００Ｙ）へのＤＭＡ転送を行う。 - 特許庁

A DMAC 13 monitors the address from the output circuit 12 in a fixed interval, and when the leading address of a memory region #2 of an input buffer 14 is reached, the DMAC 13 controls a bus arbiter 15 to start to write new data from the top of a memory region #1 of the input buffer 14.例文帳に追加

ＤＭＡＣ１３は出力回路１２からのアドレスを一定間隔で監視しており、これが入力バッファ１４のメモリ領域＃２の先頭のアドレスに達したときは、ＤＭＡＣ１３がバスアービタ１５を制御して入力バッファ１４のメモリ領域＃１の先頭から新規データを書き込み始める。 - 特許庁

The reset compression core 5 transmits the Req signal to the READ DMAC 4, and executes compression processing after receiving the next image data.例文帳に追加

リセットがなされた圧縮コア５は、ＲＥＡＤ ＤＭＡＣ４にＲｅｑ信号を発信し、次の画像データを受け取り、圧縮処理を行う。 - 特許庁

In an information processor, the processor 102 can communicate with the shared memory 106, and a direct-memory-access controller (DMAC) 160 can be connected with the local memory 104.例文帳に追加

プロセッサ１０２は、共有メモリ１０６と通信可能であり、ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）１６０はローカルメモリ１０４と接続しうる。 - 特許庁

Especially, the DMAC 15 includes a register file DMA transfer register 154 for specifying an optional register for storing the ALU operation data in the register file 4.例文帳に追加

特に、ＤＭＡＣ１５は、４内部でＡＬＵ演算データを格納する任意のレジスタを指定するレジスタファイルＤＭＡ転送レジスタ１５４を含む。 - 特許庁

When a DMAC 3 requests access to a slave module 8, a bus controller 5 outputs a bus access request signal to a bus access arbitration part 6.例文帳に追加

ＤＭＡＣ３がスレーブモジュール８とのアクセスを要求すると、バスコントローラ５はバスアクセス調停部６にバスアクセス要求信号を出力する。 - 特許庁

While one FIFO transmits the data to the DMAC 104, the I/O device 108 transmits the next data to the other FIFO.例文帳に追加

一方のＦＩＦＯがＤＭＡＣ１０４にデータを送信しているのと同時に、Ｉ／Ｏデバイス１０８が他方のＦＩＦＯに次のデータを送信する。 - 特許庁

A CPU 2, a memory 3 and a second DMAC 5 are connected to the main bus MB, and a disk drive 6, an I/O processor 7 and a security module 9 are connected to the sub-bus SB.例文帳に追加

メインバスＭＢには、ＣＰＵ２、メモリ３、第２ＤＭＡＣ５が、サブバスＳＢには、ディスクドライブ６、Ｉ／Ｏプロセッサ７、セキュリティモジュール９が接続される。 - 特許庁

The DMAC 133 executes DMA transfer according to data transfer control information set to a control/status register 134 by a user process.例文帳に追加

ＤＭＡＣ１３３は、ユーザプロセスによってコントロール／ステータスレジスタ１３４に設定されるデータ転送制御情報にしたがって、ＤＭＡ転送を実行する。 - 特許庁

In the case of executing the compression processing, a DMAC 406 transmits a DMA control signal to the main processing circuit 3 via a DMA interface 407.例文帳に追加

この圧縮処理を実行する際、ＤＭＡＣ４０６は、ＤＭＡ制御信号をＤＭＡインタフェース４０７を介してメイン処理回路３に送出する。 - 特許庁