「dmac」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A DMAC (direct memory access controller) 43 reads out data in a rectangular area in a logical two-dimensional space of a two-dimensional data access memory 10 from the two-dimensional data access memory 10, and writes the data read out in a one-dimensional data access memory 41.例文帳に追加

ＤＭＡＣ４３は、２次元データ・アクセス・メモリ１０の論理２次元空間における矩形領域のデータを２次元データ・アクセス・メモリ１０から読み出し、読み出したデータを１次元データ・アクセス・メモリ４１に書き込む。 - 特許庁

When the DMAC acquires the bus right from a bus master, use of a bus is permitted to the plurality of DMA transfer parts 20-1 to 20-n in prescribed order in response to transfer requests from the plurality of DMA transfer parts 20-1 to 20-n.例文帳に追加

ＤＭＡＣがバスマスタからバス権を獲得したときに、複数のＤＭＡ転送部２０−１〜２０−ｎからの転送要求に応じて、所定順序で複数のＤＭＡ転送部にバスの使用が許可される。 - 特許庁

In transmitting the data of a local memory 12 of an A system device 10 to a local memory 22 of a B system device 20, a direct memory access controller(DMAC) 13 directly accesses and transfers the data of the local memory 12 to a shared memory 30.例文帳に追加

Ａ系装置１０のローカルメモリ１２のデータを、Ｂ系装置２０のローカルメモリ２２へ送信する際に、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１３は、ローカルメモリ１２のデータを、共有メモリ３０へ直接アクセスして転送する。 - 特許庁

The fuel injection device is structured so that a compare value showing rising and falling timing of a drive pulse signal from a RAM 32 is transferred to a compare value register 37 of a timer module 36 by a DMAC 34 directly accessing the RAM 32.例文帳に追加

直接ＲＡＭ３２にアクセスするＤＭＡＣ３４によって、ＲＡＭ３２からタイマモジュール３６のコンペア値レジスタ３７に、駆動パルス信号の立ち上がり及び立ち下がりタイミングを示すコンペア値を転送するように構成した。 - 特許庁

This information processing system is constituted so as to control, by a bus controller 3, the data bus 4 consisting of a plurality of unit data buses each of which is capable of independently transferring data to a plurality of the bus masters of a CPU 1 and a DMAC 2.例文帳に追加

この発明は、ＣＰＵ１、ＤＭＡＣ２の複数のバスマスタに対して、バスコントローラ３によりそれぞれの独立してデータ転送が可能な複数の単位データバスからなるデータバス４を分割制御するように構成される。 - 特許庁

The general controller 12 of a multifunction printer 10 is provided with a data converter 21, a DMAC 22, a first compression/expansion device 23, a second compression/expansion device 24, a rotating device 25, a control part 15 and a memory unit 16.例文帳に追加

複合機１０の統括制御装置１２は、データ変換装置２１とＤＭＡＣ２２と第１圧縮伸張装置２３と第２圧縮伸張装置２４と回転装置２５と制御部１５とメモリユニット１６とを有している。 - 特許庁

A DMAC 204 transfers only a set 'data length' out of set 'address on RAM210' to a data memory 203, and an instruction execution unit 201 generates an image (raster type image) formed by joining images in one raw of tiles.例文帳に追加

ＤＭＡＣ２０４は設定された「ＲＡＭ２１０上のアドレス」から、設定された「データ長」分だけをデータメモリ２０３に転送し、命令実行ユニット２０１は一列分のタイルの画像をつなげた画像（ラスター形式の画像）を生成する。 - 特許庁

Processing in the DMAC in the case of performing the DMA transfer by the low speed bus can also be shifted to the bus bridge by storing the number of transfer words and a transfer address signal in the bus bridge and controlling the transfer of the address.例文帳に追加

また、バスブリッジに転送ワード数および転送アドレス信号を格納してアドレスの転送を制御することにより、低速バスでＤＭＡ転送の際のＤＭＡＣにおける処理をバスブリッジに移行させることができる。 - 特許庁

In addition, the DMAC 43 reads out data from the one-dimensional data access memory 41, and writes the data in the two-dimensional data access memory 10 so that the data read out are disposed in the rectangular area in the logical two-dimensional space of the two-dimensional data access memory 10.例文帳に追加

また、１次元データ・アクセス・メモリ４１からデータを読み出し、読み出したデータが２次元データ・アクセス・メモリ１０の論理２次元空間における矩形領域に配置されるようにそのデータを２次元データ・アクセス・メモリ１０に書き込む。 - 特許庁

A transfer source address setting detection unit 305 acquires a DMA transfer source address from the DMA transfer source region transfer start address setting among register settings performed to a DMAC (Direct Memory Access Controller) 302 more than once by a master 301.例文帳に追加

転送元アドレス設定検知部３０５は、マスタ３０１がＤＭＡＣ３０２に対して複数回行うレジスタ設定のうちＤＭＡ転送元領域の転送開始アドレス設定よりＤＭＡ転送元アドレスを取得する。 - 特許庁

A transfer finish notification device 400 detects a data transfer finish notification from a DMAC 200, holds an address of a data transferred side, and the data for the data transfer, and accesses a system bus to transfer the data held in the held address.例文帳に追加

転送終了通知装置４００は、ＤＭＡＣ２００からのデータ転送終了通知を検出し、データ転送先のアドレス及びデータ転送を行うデータを保持し、システムバスへのアクセスを行って、保持されたアドレスに保持されたデータを転送する。 - 特許庁

The CPU 2 of an MPU 1 comprises a main processor 6, a coprocessor 3 including the SIMD arithmetic logic units ALU0 to ALU3, the register file 4 for storing operation data for ALU0 to ALU3, and a direct memory access controller (DMAC) 15.例文帳に追加

ＭＰＵ１のＣＰＵ２は、メインプロセッサ６と、ＳＩＭＤ型の演算器ＡＬＵ０…ＡＬＵ３を含むコプロセッサ３と、ＡＬＵ０…ＡＬＵ３の演算データを格納するレジスタファイル４と、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１５とで構成されている。 - 特許庁

Other than during the DMA transfer, the instruction of stopping the DMA transfer is notified to the arbiter part 103 so as not to give an access right to the plurality of DMAC parts, and then an access from the CPU 101 to the memory part 108 is started.例文帳に追加

ＤＭＡ転送が実行中でないときは、アービター部１０３に対してＤＭＡ転送の停止命令を通知して複数のＤＭＡＣ部にアクセス権を付与しないようにした後に、ＣＰＵ１０１からメモリ部１０８へのアクセスを開始させる。 - 特許庁

The DMAC capable of data conversion between the image processing system suitable for image compression and the image system based on general pixel (raster), CPU and the image sub-system having a local memory are combined to construct a flexible image processing system by software.例文帳に追加

画像圧縮に適した画像処理システムと通常の画素（ラスター）に基づく画像システム間のデータ変換が可能なＤＭＡＣとＣＰＵおよびローカルメモリをもつ画像サブシステムを組み合わせて、ソフトウェアによる柔軟な画像処理システムを構築する。 - 特許庁

When storing inputted data on a hard disk 9 or outputting data stored on the hard disk 9, a CPU 1 applies the leading address of a command stored in the register of a command DMAC 32 of an ASIC 3 to the ASIC 3.例文帳に追加

入力されたデータをハードディスク９に格納したり、ハードディスク９に格納されたデータを出力するときに、ＣＰＵ１はＡＳＩＣ３のコマンドＤＭＡＣ３２のレジスタに格納されているコマンドの先頭アドレスをＡＳＩＣ３に与える。 - 特許庁

A DMAC 30 accesses a memory 35 and the selected message box unit of the CAN module 25 on the basis of the 7-bit requirement address and the transfer requirement signal, and transfers the message stored in the selected message box unit to the memory 35.例文帳に追加

ＤＭＡＣ３０は、転送要求信号および７ビットの要求アドレスに基づいてＣＡＮモジュール２５の選択されたメッセージボックスユニットおよびメモリ３５をアクセスして選択されたメッセージボックスユニットに格納されたメッセージをメモリ３５に転送する。 - 特許庁

A data transfer device 4 such as a DMAC to control data transfer on an external bus of the microcomputer is provided and a buffer register means EXDiDRm is provided in a bus interface means 72 to be utilized for external access by the data transfer device.例文帳に追加

マイクロコンピュータの外部バス上のデータ転送を制御するＤＭＡＣのようなデータ転送装置（４）を設け、データ転送装置による外部アクセスに利用されるバスインタフェース手段（７２）には、バッファレジスタ手段（ＥＸＤｉＤＲｍ）を設ける。 - 特許庁

To solve the problem that it is necessary to control the operation of a DMAC for data transfer instruction as well as a processing operation in a processing part in a DSP core in a DSP sub-system, so that the load is increased due to improvement in a processing speed, thereby preventing high speed operation.例文帳に追加

ＤＳＰサブシステムでは、ＤＳＰコアには処理部での処理動作以外に、データ転送指示のためのＤＭＡＣの動作制御を行う必要があるため、処理速度向上の負荷となっており、高速化の妨げとなっている。 - 特許庁

During powering-on, a setting section 112 comprised of a direct memory access controller (DMAC) or the like reads the AG value and the AO value from the nonvolatile memory 110 without interposing a control section 108 and sets the read values to the AG register 118 and the AO register 120, respectively.例文帳に追加

電源オン時には、ＤＭＡＣ等で構成された設定部１１２が、制御部１０８を介することなく不揮発性メモリ１１０からＡＧ値及びＡＯ値を読み出して、ＡＧレジスタ１１８及びＡＯレジスタ１２０にそれぞれ設定する。 - 特許庁

Information processing controllers 11, 12, 13 and 14 in the information processing devices 1, 2, 3 and 4 are each composed by connecting, via a bus 29, a main processor 21, a sub-processor 23, a DMAC (direct memory access controller) 25 and a DC (disc controller) 27.例文帳に追加

情報処理装置１，２，３および４内の情報処理コントローラ１１，１２，１３および１４は、それぞれメインプロセッサ２１、サブプロセッサ２３、ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）２５およびＤＣ（ディスクコントローラ）２７を、バス２９を介して接続したものとする。 - 特許庁

A DMAC 22 performs data transfer to the main memory 13 without using the processor 11, and writes flag data 1 showing the end of data transfer processing in an end state storage area 13b of the main memory 13, and finally outputs an interrupt signal to the processor 11.例文帳に追加

DMAC２２は、主メモリ１３へ、プロセッサ１１を介さずにデータ転送を行い、主メモリ１３の終了ステータス記憶領域１３ｂにデータ転送処理の終了を示すフラグデータ１を書き込み、最後にプロセッサ１１に割り込み信号を出力する。 - 特許庁

A look-ahead process unit 303 precedingly reads data on a resource 304 specified by the DMA transfer source address before the DMAC 302 starts the DMA transfer, and increments the DMA transfer source address, thereby repeating the look-ahead process.例文帳に追加

先行読み出し処理部３０３は、ＤＭＡＣ３０２がＤＭＡ転送を開始する前に、ＤＭＡ転送元アドレスが指定するリソース３０４上のデータを先行読み出しし、さらにＤＭＡ転送元アドレスをインクリメントして先行読み出しを繰り返す。 - 特許庁

Conversely, compressed moving picture data are transferred to the image companding chip 5A under the control of the DMAC 44, decoded and thereafter converted into the RGB image data by an RGB sampling section 54, and given to the main chip 4 by the SPU 42.例文帳に追加

逆に、圧縮動画像データは、ＤＭＡＣ４４の制御により画像圧縮伸張チップ５Ａに転送され、デコードされた後、ＲＧＢサンプリング部５４においてＲＧＢ画像データに変換され、ＳＰＵ４２によりメインチップ４に入力される。 - 特許庁

When image data is read from a memory 1 and written to an HDD 4, an HDD I/F 3 accumulates the image data transferred by a DMAC 2 in a retry buffer, and writing of the image data to the HDD 4 is performed after completion of accumulation for one transfer portion of data.例文帳に追加

メモリ１からリードし、ＨＤＤ４へ画像データをライトする場合、ＨＤＤ Ｉ／Ｆ３ではＤＭＡＣ２より転送された画像データをリトライ用バッファに蓄積し、１回の転送分蓄積終了したらＨＤＤ４へ画像データをライトする。 - 特許庁

Each DMAC, when a transfer start command is input from the CPU 12, repeats process for inputting/transferring the image data at every one line by one line each based on the setting, transferring one page of the image data to the white/black dual beam print engine.例文帳に追加

各ＤＭＡＣは、ＣＰＵ１２から転送開始命令を入力すると、設定に従って１ライン置きに１ライン分ずつ画像データを入力して転送する処理を繰り返し、白黒デュアルビームプリントエンジンに１ページの画像データを転送する。 - 特許庁

An address decoder part 102 notifies an instruction of stopping DMA transfer so as not to give an access right to the plurality of DMAC parts during DMA transfer when detecting the start of an access from the CPU 101 to a memory part 108.例文帳に追加

アドレスデコーダ部１０２は、ＣＰＵ１０１からメモリ部１０８へのアクセスの開始を検出した場合、ＤＭＡ転送が実行中であるときは、ＤＭＡ転送の停止命令を通知して複数のＤＭＡＣ部にアクセス権を付与しないようにする。 - 特許庁

Conversely, a compressed moving-picture data is transferred to the image compression-expanding chip 5A by control of a DMAC 44; and after the compressed moving-picture data is decoded, the data is converted into RGB image data in an RGB sampling portion 54 and is input to the main chip 4 by the SPU 42.例文帳に追加

逆に、圧縮動画像データは、ＤＭＡＣ４４の制御により画像圧縮伸張チップ５Ａに転送され、デコードされた後、ＲＧＢサンプリング部５４においてＲＧＢ画像データに変換され、ＳＰＵ４２によりメインチップ４に入力される。 - 特許庁

After data transfer conditions are temporarily set to the DMAC, the CPU can continue data processing without performing any resetting processing for data transfer control for receiving audio data while repeatedly utilizing the finite number of memory areas (MA and MB).例文帳に追加

ＣＰＵは一旦ＤＭＡＣにデータ転送条件を設定した後は、有限個のメモリ領域（ＭＡ，ＭＢ）を繰り返し利用して音声データを受信するためのデータ転送制御のために如何なる再設定処理も行うことなくデータ処理を継続することができる。 - 特許庁

In the data processing blocks of a processing block 1 and a processing block 2, the packet generated by a DMAC inside an IF (M) part 10A is divided into a plurality of sub packets and transmitted through a data transmission line 3 to the processing block 2 for each sub packet.例文帳に追加

複数の処理ブロック１と処理ブロック２とのデータ処理ブロック間において、ＩＦ（Ｍ）部１０Ａ内のＤＭＡＣが生成したパケットを複数のサブパケットに分割し、サブパケット単位でデータ伝達路３を介して処理ブロック２に伝達させる構成を特徴とする。 - 特許庁

To provide a power saving interface device having a DMAC which is equipped with an internal register access control circuit to which a clock is selectively supplied only when CPU access is generated wherein the clock supply is temporarily stopped when a memory access request is not immediately permitted.例文帳に追加

ＣＰＵアクセス発生時のみクロックが選択的に供給される内部レジスタアクセス制御回路を持ち、メモリアクセスリクエストが直ちに許可されない場合に一時的にクロック供給が停止するＤＭＡＣを持つ省電力インターフェース装置を提供する。 - 特許庁

In this mode, a communication buffer DMAC 117 reads large capacity data stored in a main memory 104 not via the control of the controller CPU 102, temporarily stores the data in a communication SRAM 116, and transfers it to the engine CPU 103 of a data-receiving destination.例文帳に追加

当該モードは、通信バッファＤＭＡＣ１１７が、メインメモリ１０４に格納されている大容量データを、コントローラＣＰＵ１０２の制御を介さないで読み出し、通信用ＳＲＡＭ１１６に一時的に格納し、データ受け取り先のエンジンＣＰＵ１０３に転送する。 - 特許庁

To verify that the value of written data is right and that unnecessary writing is not performed by a smaller test bench in a shorter time without the interposition of an human error, in a logic verification technique for a plurality of DMAC (Direct Memory Access Controller) circuits accessing a common memory.例文帳に追加

共通のメモリーにアクセスする複数のＤＭＡＣ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ）回路の論理検証手法において、書き込んだデータの値が正しい事と共に、余計な書き込みを行っていない事を、より小さなテストベンチで、より短時間に、ヒューマンエラーが介在する事無く検証できる事。 - 特許庁

A BD mask circuit 11 masks a horizontal sync signal (/BD01 signal and /BD02 signal) separated by a BD separation circuit 110 and switches a horizontal sync signal (/BD01' signal and /BD02' signal) being fed to a DMAC 102 between valid and invalid.例文帳に追加

ＢＤマスク回路１１は、ＢＤ分離回路１１０により分離された水平同期信号（／ＢＤＯ１信号と／ＢＤＯ２信号）にマスクをかけて、ＤＭＡＣ１０２に供給する水平同期信号（／ＢＤＯ１′信号と／ＢＤＯ２′信号）の有効・無効を切替える。 - 特許庁

An image transfer DMAC 44 acquires a contiguous free memory space of which the capacity is arbitrary settable when receiving a command for transferring image data stored in an image (semiconductor) memory 42 from a system controller part of a copy machine main body via a memory control part 43 to a HDD 48.例文帳に追加

画像転送ＤＭＡＣ４４は、複写機本体のシステム制御部からメモリ制御部４３を経て画像（半導体）メモリ４２に記憶した画像データをＨＤＤ４８に転送するコマンドを受信すると、任意に容量が設定可能な連続した空き記憶領域の取得を行う。 - 特許庁

The control part 15 selects two or more devices from the data converter 21, the DMAC 22, the first compression/expansion device 23, the second compression/expansion device 24 and the rotating device 25 and makes the respective selected devices execute the initialization to the memory unit 16.例文帳に追加

制御部１５は、データ変換装置２１とＤＭＡＣ２２と第１圧縮伸張装置２３と第２圧縮伸張装置２４と回転装置２５とのなかから２以上の装置を選択し、メモリユニット１６に対する初期化処理を前記選択した各装置に行わせる。 - 特許庁

The DMAC 4 includes an extension circuit 48 which extends the compression data, transfers the compression data to a transfer destination while extending it by the extension circuit 48 and transfers the non-compression data to the transfer destination without exntending it by the extension circuit 48.例文帳に追加

ＤＭＡＣ４は、圧縮データを伸張する伸張回路４８を含み、圧縮データについては、伸張回路４８による伸張を行いつつ、転送先へ転送し、非圧縮データについては、伸張回路４８による伸張を行うことなく、転送先へ転送する。 - 特許庁

The DMAC 302 starts the DMA transfer when the register setting by the master 301 ends, reads data of the DMA transfer source region which has been read out in advance into the look-ahead process unit 303, and transfers them to a DMA transfer destination region in the resource 304.例文帳に追加

ＤＭＡＣ３０２は、マスタ３０１によるレジスタ設定が終わればＤＭＡ転送を開始し、先行読み出し処理部３０３上に既に先行読み出ししているＤＭＡ転送元領域のデータを読み出し、リソース３０４上のＤＭＡ転送先領域に転送する。 - 特許庁

This recording and reproducing device is configured so as to buffer music data stored in a HDD 5 into a memory 2, and read out the data by using signals RD1 to RDn which are transferred from DMAC 61 to FIFO buffers 63, 73, 83, 93 for distributing the music data to each of a room 1 to a room n and are synchronized.例文帳に追加

ＨＤＤ５に蓄積されている曲データはメモリ２にバッファリングされ、ＤＭＡＣ６１によりルーム１〜ルームｎの各部屋に曲データを配信するためのＦＩＦＯバッファ６３，７３，…，９３に転送されて同期した信号ＲＤ１〜ＲＤｎにより読み出される。 - 特許庁

On the other hand, in controlling data transfer between a first area and a second area of a memory 2, the DMAC 10A selects a pulse signal PWM generated in a variable pulse generating part 5 by a selector 17 and controls the data transfer within the memory 2 according to timing of the pulse signal PWM.例文帳に追加

一方、ＤＭＡＣ１０Ａは、メモリ２の第１領域と第２領域との間のデータ転送を制御する場合、セレクタ１７によって可変パルス生成部５で生成されたパルス信号ＰＷＭを選択し、このパルス信号ＰＷＭのタイミングに従ってメモリ２内のデータ転送を制御する。 - 特許庁

When the communication I/F section 24 is connected with a USB apparatus or an IEEE 1284 apparatus, a transition is made to power interruption mode for interrupting power supply to the CPU 12, and the like, if the DMA transfer request signal 38 is not delivered from the DMAC 34 for a specified time or longer.例文帳に追加

また、通信Ｉ／Ｆ２４にＵＳＢ機器やＩＥＥＥ１２８４機器が接続されている場合には、所定時間以上ＤＭＡＣ３４からＤＭＡ転送要求信号３８が出力されないと、ＣＰＵ１２等への電源供給を停止させる電源停止モードへ遷移する。 - 特許庁

In the print processing, first a flag n is set to 1 (ST1), 1st image data of a 1st image, parameters for image data processing and the number of lines of the image are set to a printer image processing circuit (ST2), a CODEC and a DMAC are started (ST3) and the 1st image is printed out.例文帳に追加

プリント処理では、まずフラグｎ＝１とし（ＳＴ１）、第１番目の画像について、プリンタ画像処理回路に第１番目の画像データ、画像データ処理のパラメータ、及び画像のライン数をセットし（ＳＴ２）、ＣＯＤＥＣとＤＭＡＣを起動させ（ＳＴ３）、第１番目の画像をプリントする。 - 特許庁

To easily inspect an error of a transfer state of each image processing algorithm module without changing the image processing algorithm module itself when an image processing execution unit with plural image processing algorithm modules connected transfers data with a memory with a dynamic memory access controller (DMAC).例文帳に追加

複数の画像処理アルゴリズムモジュールが接続された形態を有する画像処理実行部がＤＭＡＣによりメモリとの間のデータ転送を行うときに、画像処理アルゴリズムモジュール自身を変更することなく、各画像処理アルゴリズムモジュールの転送状態の異常を容易に検査できるようにする。 - 特許庁

To provide a semiconductor integrated circuit capable of removing complexity by software processing in setting/releasing the overwriting protection of data by DMA transfer, and easily preventing and analyzing generation of abnormal images caused by erroneously controlled DMAC by software.例文帳に追加

ＤＭＡ転送によるデータの上書き防止の設定／解除について、ソフトウェア処理による煩雑さを無くすとともに、ソフトウェアによって誤った制御をされたＤＭＡＣが原因で発生する異常画像の発生防止と解析を容易に行うことができる半導体集積回路を提供する。 - 特許庁

To provide a structural composite material produced from a matrix material composed of a DMAc (dimethylacetamide) solution comprising cellulose dissolved therein and a reinforcing material composed of cellulose fibers and having high tensile strength, high storage modulus at high temperatures and a low coefficient of linear thermal expansion.例文帳に追加

本発明は、セルロースを溶解したＤＭＡＣ溶液からなるマトリックス材とセルロース繊維からなる補強材とから製造される、高い引張り強度、高温での高い貯蔵弾性率、及び低い線熱膨張係数を有する構造用複合材料を提供するものである。 - 特許庁

A FIFO control part 62 generates a DMA transfer request when a data quantity stored in the FIFO buffers is equal to a predetermined quantity or less, and the DMAC 61 reads out the music data from the memory 2 to a plurality of FIFO buffers by a single DMA transfer and transfers them in batch.例文帳に追加

ＦＩＦＯ制御部６２は、ＦＩＦＯバッファに蓄積されているデータ量が所定量以下のときにＤＭＡ転送要求を生成し、ＤＭＡＣ６１は、１回のＤＭＡ転送で、複数のＦＩＦＯバッファに対する曲データをメモリ２から読み出して一括して転送する。 - 特許庁