「dmac」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

In response to a command from the CPU 2, the DMAC 15 DMA-transfers the operation data between the register file 4 and the external memory 18 to reduce the load on the CPU 2.例文帳に追加

ＣＰＵ２の指示に応答してＤＭＡＣ１５は、４と外部メモリ１８の間で演算データをＤＭＡ転送して、ＣＰＵ２の負担を低減する。 - 特許庁

The selector 117 selects data to be mirrored among the transfer data to be transferred by the DMAC 116 under the control of the control circuit 111.例文帳に追加

セレクタ１１７は、制御回路１１１の制御により、ＤＭＡＣ１１６によって転送される転送データのうち、ミラーリング対象データを選択する。 - 特許庁

The address signal DADL for data transfer is outputted from the DMAC 10, corresponding to the address signal ADL and inputted to an address decoder 2.例文帳に追加

データ転送用アドレス信号ＤＡＤＬは、アドレス信号ＡＤＬに対応させてＤＭＡＣ１０から出力され、アドレスデコーダ２へ入力される。 - 特許庁

A reversibly compressed program is read from a program memory 2 as the low-speed memory device by a read DMAC 12 to be decompressed by a pipeline circuit 8.例文帳に追加

低速メモリデバイスとしてのプログラムメモリ２から、可逆的に圧縮されたプログラムをリードＤＭＡＣ１２によって読み出して、パイプライン回路８で伸長する。 - 特許庁

The ACU 132 restricts the execution of DMA transfer by the DMAC 133 based on access control information set to a control/status register 131 by a privilege process to prohibit the access to memory areas other than a memory area to which the user process is accessible by the DMAC 133.例文帳に追加

ＡＣＵ１３２は、特権プロセスによってコントロール／ステータスレジスタ１３１に設定されるアクセス制御情報に基づいてＤＭＡＣ１３３によるＤＭＡ転送の実行を制限し、ユーザプロセスがアクセス可能なメモリ領域以外の他のメモリ領域がＤＭＡＣ１３３によってアクセスされることを禁止する。 - 特許庁

Then, a data-flow controller 12 allows an output DMAC 16w of the image processing circuit 16 to write image-band data into one of the band memories 3c1, 3c2, and allows an input DMAC 17r of the JPEG codec 17 to read the preceding image-band data from the other of the band memories 3c1, 3c2 in parallel.例文帳に追加

そして、データフローコントローラ１２は、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させる。 - 特許庁

A plurality of DMACs are connected to a plurality of function-processing blocks through a switching circuit, and the connection between each DMAC and each function-processing block can be changed with a switch.例文帳に追加

複数のＤＭＡＣと複数の機能処理ブロック間をスイッチ回路で接続し、各ＤＭＡＣと各機能処理ブロック間の接続をスイッチにて切り替え可能とする構成。 - 特許庁

The DMAC 2 is provided with a shutdown circuit 21 for shutting down a DMA request signal S1 from an external PC 20 for a time shown by the interval data to form a transfer prohibition period.例文帳に追加

また、ＤＭＡＣ２は、遮断回路２１を備え、インターバルデータが示す時間分、外部ＰＣ２０からのＤＭＡリクエスト信号Ｓ１を遮断し、転送禁止期間を形成する。 - 特許庁

A write DMAC detects the restart mark, inserts a padding in order to align the words of data in the succeeding strip to be successively outputted and transfers it to a memory.例文帳に追加

ライトＤＭＡＣはこのリスタートマークを検出すると、後続して出力される次のストリップのデータをワードアラインするため、パディングを挿入し、それをメモリに転送する。 - 特許庁

The YUV image data output from a YUV output portion 45 is encoded in an image compression-expansion chip 5A and is transferred to a main chip 4 by a DMAC 52.例文帳に追加

ＹＵＶ画像データは、ＹＵＶ出力部４５より出力され、画像圧縮伸張チップ５Ａにおいてエンコードされ、ＤＭＡＣ５２によりメインチップ４に転送される。 - 特許庁

As the amide based organic solvent, any of dimethylformamide (DMF), diethylformamide, dimethylacetoamide(DMAc), N-methylpyrrolidone (NMP) or the like is used.例文帳に追加

本発明で用いられるアミド系極性有機溶媒としては、ジメチルホルムアミド（ＤＭＦ），ジエチルホルムアミド、ジメチルアセトアミド（ＤＭＡｃ）、Ｎ−メチルピロリドン（ＮＭＰ）などのいずれも用いることができる。 - 特許庁

A CPU 2, a memory 3, and a second DMAC 5 are connected to the main bus MB and peripheral devices such as a first DMA and a controller 11 incorporating a device memory are connected to the sub-bus SB.例文帳に追加

メインバスＭＢには、ＣＰＵ２、メモリ３、第２ＤＭＡＣ５が、サブバスＳＢには、第１ＤＭＡ、ディバイスメモリ内蔵のコントローラ１１などの周辺ディバイスが接続される。 - 特許庁

Thus, it is not necessary for the DSP core 11 to instruct the DMAC to reading processing data or write data for processing, and it is possible to reduce the load of the DSP core 11.例文帳に追加

ＤＳＰコア１１は処理データの読み出し、処理のためのデータ書き込みをＤＭＡＣに指示する必要はなく、ＤＳＰコア１１の負荷を軽減できる。 - 特許庁

Also, in a communication log mode, communication log is temporarily stored in the communication SRAM 116, and the communication buffer DMAC 117 stores the communication log in the main memory 104.例文帳に追加

また、通信ログをとるモードでは、通信ログを通信用ＳＲＡＭ１１６に一時的に格納し、通信バッファＤＭＡＣ１１７がこれをメインメモリ１０４に格納する。 - 特許庁

According to one DMA command issued by the processor 102 to the DMAC, a plurality of data blocks are transferred between the shared memory 106 and the local memory 104.例文帳に追加

プロセッサ１０２からＤＭＡＣに発行された１つのＤＭＡコマンドに応じて、共有メモリ１０６とローカルメモリ１０４間において複数のデータブロックを転送する。 - 特許庁

The DMAC 10 transfers the image data buffered by the second and third image transfer parts 15, 16 to an SDRAM based on the DREQs output from the transfer control part 17.例文帳に追加

DMAC１０は転送制御部１７から出力されたDREQに基づいて第２及び第３の画像転送部１５、１６にバッファリングされている画像データをSDRAMに転送する。 - 特許庁

If a CPU 2 requests access to another slave module 7 while the DMAC 3 accesses, the bus controller 4 outputs a bus access request signal to the bus access arbitration part 6.例文帳に追加

ＤＭＡＣ３のアクセス中に、ＣＰＵ２がスレーブモジュール７とのアクセスを要求すると、バスコントローラ４は、バスアクセス調停部６にバスアクセス要求信号を出力する。 - 特許庁

The YUV image data are outputted from a YUV output section 45, encoded by an image companding chip 5A and transferred to a main chip 4 by a DMAC 52.例文帳に追加

ＹＵＶ画像データは、ＹＵＶ出力部４５より出力され、画像圧縮伸張チップ５Ａにおいてエンコードされ、ＤＭＡＣ５２によりメインチップ４に転送される。 - 特許庁

In transferring the image data to a white/black dual beam print engine, a CPU 12 sets in a register (not shown in Figure) a transfer start address, data transfer quantity and address shift quantity by each DMAC, so that the two DMAC used for transferring the image data input/transfer the image data at every one line by one line each, corresponding to the data width d of one line.例文帳に追加

白黒デュアルビームプリントエンジンに画像データを転送する場合には、ＣＰＵ１２は、１ラインのデータ幅ｄに応じて、転送に使用する２つのＤＭＡＣが１ライン置きに１ライン分ずつ画像データを入力して転送するように、各ＤＭＡＣ毎に、転送開始アドレス、データ転送量、及びアドレスシフト量を図示しないレジスタに設定する。 - 特許庁

Corresponding to the applied leading address, the command DMAC 32 of the ASIC 3 reads a command for write to the register of the hard disk 9 out of the register thereof and issues the command to the hard disk 9.例文帳に追加

ＡＳＩＣ３のコマンドＤＭＡＣ３２は与えられた先頭アドレスによりレジスタからハードディスク９のレジスタへ書き込むコマンドを読み出してハードディスク９にコマンドを発行する。 - 特許庁

While data are transferred and stored from an SIO 20 to an RAM 30 by a DMAC 28 in reception, total data length is acquired from among the stored data by a CPU 26.例文帳に追加

受信時、ＤＭＡＣ２８がＳＩＯ２０からＲＡＭ３０へデータを転送させて蓄積させている間に、ＣＰＵ２６が蓄積されたデータの中から総データ長を取得する。 - 特許庁

When a read command is output from a DMAC (Direct Memory Access Controller) 22, the address part of the command is replaced with a page index in a page index transfer sequencer, and output to the memory 4.例文帳に追加

ＤＭＡＣ２２により読み出しコマンドが出力されると、このコマンドのアドレス部が、ページインデックス転送シーケンサにおいてページインデックスに置き換えられ、メモリ４に対して出力される。 - 特許庁

A CPU 5 has both function of directly issuing an external bus access request to an external memory interface 3 and function of issuing a DMA (Direct Memory Access) transfer request to a DMAC (Direct Memory Access Controller) 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

The image processing parameter DMAC 5 refers to descriptor information for each image processing parameter and writes the image processing parameter in the memory, based on the descriptor information.例文帳に追加

前記画像処理パラメータＤＭＡＣ５は前記画像処理パラメータ毎のディスクリプタ情報を参照し、当該ディスクリプタ情報に基づいて前記画像処理パラメータを前記メモリに書き込む。 - 特許庁

The issuance system 100 has a bus 130, a memory controller, bus interface units 116, 118, 120 and a BIU means is connected between the bus means and the DMAC means.例文帳に追加

この発行システム１００は、バス１３０と、メモリコントローラ１２２と、バスインターフェースユニット１１６，１１８，１２０を有し、ＢＩＵ段は、前記バス手段と前記ＤＭＡＣ手段との間に接続される。 - 特許庁

A DMAC 3 terminates (abort-terminates) transfer of data to an RAM 14 when continuous data sent out from a USB function module 2 is smaller than a regular packet size.例文帳に追加

ＤＭＡＣ３が、ＵＳＢファンクションモジュール２から送り出される連続するデータが正規の１パケットサイズよりも小さい場合に、データのＲＡＭ１４への転送を終了（アボート終了）する。 - 特許庁

A CPU 5 comprises both a function for directly issuing an external bus access request to an external memory interface 3 and a function for performing a DMA transfer request to a DMAC 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

In an information processor, both a DMAC 30 and a CPU core 10 perform input and output of data through a cache memory 40 at the time of access to a main memory 60.例文帳に追加

情報処理装置においては、メインメモリ６０にアクセスする場合に、ＤＭＡＣ３０およびＣＰＵコア１０の双方が、キャッシュメモリ４０を介してデータの入出力を行う。 - 特許庁

This information processing system 1 is provided with: a bus 3; an I/O 30 for USB; an I/O 40 for UART; a DMAC 20; a bus arbitration circuit 70; and a clock frequency-dividing circuit 80.例文帳に追加

情報処理システム１は、バス３と、ＵＳＢ用Ｉ／Ｏ３０と、ＵＡＲＴ用Ｉ／Ｏ４０と、ＤＭＡＣ２０と、バス調停回路７０と、クロック分周回路８０とを備える。 - 特許庁

When performing transfer the reset number of times of implementation, the DMAC 28 transmits a command to the CPU 26, and when receiving the command, the CPU 26 stops power supply to a radio part 1.例文帳に追加

ＤＭＡＣ２８が再設定された実行回数だけ転送処理を行うとＣＰＵ２６に指令を送り、指令を受け取ったＣＰＵ２６は無線部１への電源供給を停止させる。 - 特許庁

This DMAC 1 is provided with a plurality of DMA transfer parts 20-1 to 20-n controlling DMA transfer according to a value set in a present transferring register group 21-26.例文帳に追加

ＤＭＡＣ１には、現転送用のレジスタ群２１〜２６に設定された値に応じてＤＭＡ転送を制御する複数のＤＭＡ転送部２０−１〜２０−ｎが設けられる。 - 特許庁

CPU 1 writes the DSP program to dual port memory 3 for the program storage and sets the DMA start address, the number of DMA transfer bytes and the DMA transfer permission to DMAC 4.例文帳に追加

ＣＰＵ１はＤＳＰプログラムをプログラム格納用デュアルポートメモリ３に書込み、ＤＭＡＣ４にＤＭＡ開始アドレス、ＤＭＡ転送バイト数、ＤＭＡ転送許可を設定する。 - 特許庁

Address registers 109-1 to 109-3 set the right of access to each CPU and DMAC 105 for each arbitrary area inside a memory area to be accessed by the CPU and DMAC 105 and comparators 112-1 to 112-3 determine the access right so as to respectively take priority over the access of high priority corresponding to the state of access to this arbitrary area.例文帳に追加

ＣＰＵとＤＭＡＣ１０５とがアクセスするメモリ領域中の任意の領域毎に各ＣＰＵとＤＭＡＣ１０５に対するアクセス権をアドレスレジスタ１０９−１〜１０９−３により設定し、該任意の領域に対するアクセス状態に応じてそれぞれ優先順位の高いアクセスを優先するようにアクセス権をコンパレータ１１２−１〜１１２−３により決定する構成を特徴とする。 - 特許庁

The DMAC 13 notices the data transfer completion by interruption to both a central processing unit(CPU) 11 of its own system and a CPU 21 of the other B system device 20 through an interrupting branch circuit 14.例文帳に追加

ＤＭＡＣ１３はデータ転送完了通知を、割込み分岐回路１４を介して、自系の中央処理装置（ＣＰＵ）１１とともに他系のＢ系装置２０のＣＰＵ２１に割り込み通知する。 - 特許庁

A data transfer control unit (DMAC) 23, based on a pixel position of the image data input to the image processing unit, reads out the correction data from a memory and transfers the correction data to the image processing unit of the RPU 21.例文帳に追加

またデータ転送制御部（ＤＭＡＣ）２３は、前記画像処理部へ入力する画像データの画素位置に合わせて、前記補正データをメモリから読み出してＲＰＵ２１の画像処理部へ転送する。 - 特許庁

To reduce processing loads for the DMAC (Direct Memory Access Controller) control of a CPU by enabling an image processing part to flexibly read out various data from an external memory for each band area and autonomously execute image processing.例文帳に追加

画像処理部が種々のデータを外部メモリからバンド領域毎に柔軟に読み出して自律的に画像処理を実行可能とし、ＣＰＵのＤＭＡＣ制御のための処理負荷を軽減する。 - 特許庁

A DMAC 5 controls, upon receipt of a request to read data of a module 9 connected to the asynchronous bus 10 from a microprocessor 1, the dual port memory 8 to hold the data of the module 9.例文帳に追加

ＤＭＡＣ５は、マイクロプロセッサ１から、非同期バス１０に接続されたモジュール９のデータを読み出すための要求があった場合には、モジュール９のデータをデュアルポートメモリ８に保持させるように制御する。 - 特許庁

Therefore, the DMA request signal S1 outputted from the external PC 20 to the DMAC 2 during the transfer prohibition period is led to a DMA transfer execution part 22 after the transfer prohibition period is finished.例文帳に追加

そのため、転送禁止期間において、外部ＰＣ２０からＤＭＡＣ２に対して出力されたＤＭＡリクエスト信号Ｓ１は、転送禁止期間終了後にＤＭＡ転送実行部２２に導かれる。 - 特許庁

When the count value of the counter reaches the number of micro steps at a printing region end position stored in the register in the slowdown control, the DMAC terminates the printing operation for one line by the printing head.例文帳に追加

また、スローダウン制御においてカウンタのカウント数がレジスタに格納された印字領域終了位置のマイクロステップ数に達すると、ＤＭＡＣは印字ヘッドによる１ラインの印字動作を終了させる。 - 特許庁

DMAC 4 executes the DMA operation to DSPs 5-7 based on a set address and the number of bytes to be transferred and outputs the DMA transfer completion signal to CPU 1 after the DMA operation is completed.例文帳に追加

ＤＭＡＣ４は設定されたアドレスと転送バイト数とによってＤＳＰ５〜７に対してＤＭＡ動作を行い、ＤＭＡ動作終了時にＤＭＡ転送終了信号をＣＰＵ１に出力する。 - 特許庁

A rectangular image inputted from an image input part 1 is divided and written in a block transfer memory 3, and then block-transferred from the block transfer memory 3 to a memory 6 by use of a DMAC 5.例文帳に追加

画像入力部１から入力された矩形画像を分割してブロック転送メモリ３に書き込みを行った後、ブロック転送メモリ３からＤＭＡＣ５を用いてメモリ６にブロック転送する。 - 特許庁

A DMAC 52 reads chained discriptors stored in a memory 53 in order, and performs DMA transfer of transfer data stored in the memory 53 based on transfer control information of read discriptors.例文帳に追加

ＤＭＡＣ５２は，メモリ５３に格納されたチェイン状のディスクリプタを順次読み出し，読み出したディスクリプタの転送制御情報に基づきメモリ５３に格納された転送データをＤＭＡ転送する。 - 特許庁

A purge control part 160 which purges and invalidates the data cache 120 in place of the CPU 110 prior to the DMA transfer by the DMAC 150 is provided to reduce the burden on the CPU 110.例文帳に追加

ＤＭＡＣ１５０によるＤＭＡ転送の前に、ＣＰＵ１１０の代わりにデータキャッシュ１２０のパージおよびインバリデートを行うパージ制御部１６０を設けることで、ＣＰＵ１１０の負荷を減らす。 - 特許庁

When a count value of a counter 22 reaches the number of micro steps at a printing region start position stored in a register 23 in the slow-up control, a DMAC 21 controls a head driver 4 to drive a printing head 5.例文帳に追加

そして、スローアップ制御においてカウンタ２２のカウント数がレジスタ２３に格納された印字領域開始位置のマイクロステップ数に達すると、ＤＭＡＣ２１はヘッドドライバ４を制御し印字ヘッド５を駆動する。 - 特許庁

After one FIFO receives the data, a DMAC 104 receive the data from one FIFO by DMA transfer in response to a DMA request (REQ-A) from the FIFO 107 with the DMA control.例文帳に追加

一方のＦＩＦＯがデータを受け取った後、ＤＭＡ制御付ＦＩＦＯ１０７からのＤＭＡ要求（ＲＥＱ−Ａ）により、ＤＭＡＣ１０４は、一方のＦＩＦＯからＤＭＡ転送にてデータを受信する。 - 特許庁