「down counter」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The tiered counter 1 used in a bathroom features in that there is a top plate 3 for the tiered counter 2 placed in the bathroom with a function of moving up and down and that the tiered counter 2 can be used as a storage box.例文帳に追加

浴室内に設ける雛壇型カウンター２の天板３を昇降自在とし、雛壇型カウンター２を収納箱として機能させたことを特徴とする浴室用雛壇型カウンター１。 - 特許庁

A first phase adjusting means is composed of a first counter means 9, a second counter means 10, a second phase comparator circuit 11 forming a first phase adjusting means, and a third up-down counter means 12.例文帳に追加

更に、第１位相調整手段は、第１カウンタ手段９と、第２カウンタ手段１０と、第１位相調整手段を構成する第２位相比較回路１１及び第３アップダウンカウンタ手段１２とで構成される。 - 特許庁

A time correction control means 73 calculates a time correction quantity from the received time information, and replaces a counter value of an up/down counter 64 of a rotation control means 6 therewith, to thereby change the counter value.例文帳に追加

時刻修正制御手段７３は受信した時刻情報から時刻修正量を算出し、回転制御手段６のアップダウンカウンタ６４のカウンタ値に置き換え、そのカウンタ値を変更する。 - 特許庁

A pulse-down counter circuit 103 outputs a pulse-down controlling signal DOWN for subjecting a main driving pulse P1 to a pulse-down control when clocking a predetermined time.例文帳に追加

パルスダウンカウンタ回路１０３は所定時間計時したとき主駆動パルスＰ１をパルスダウン制御するためのパルスダウン制御信号ＤＯＷＮを出力する。 - 特許庁

Consequently, if such a down counter is used instead of a random number counter to use the value of the down counter for big hit determination and a pattern selection of variable display, rendering of individuality different for every Pachinko machine can be created since the value of the down counter is different for every MPU, i.e., for every Pachinko machine.例文帳に追加

よって、かかるダウンカウンタを乱数カウンタに代えて使用し、そのダウンカウンタの値を大当たりの判定や変動表示のパターン選択に用いれば、ダウンカウンタの値はＭＰＵ毎に、即ちパチンコ機毎に異なった値となるので、パチンコ機毎に異なった個性の演出を創出することができる。 - 特許庁

The update of a down counter of a down counter circuit can be started by a boot program executed before a user program, using an inherent code stored in an inherent code memory, as an initial value.例文帳に追加

ユーザープログラム前に実行されるブートプログラムによって、固有コードメモリに記憶される固有コードを初期値として、ダウンカウンタ回路のダウンカウンタの更新を開始することができる。 - 特許庁

The AGC circuit is provided with an up/down counter 5 to which a reference clock is supplied by a clock switching circuit 18, and an up/down counter 10 to which a reference clock having a lower frequency is inputted.例文帳に追加

ＡＧＣ回路はクロック切換回路１８により基準クロックが供給されるアップ・ダウンカウンタ５と、それよりも周波数の低い基準クロックが入力されるアップ・ダウンカウンタ１０とを備える。 - 特許庁

An up/down-counter 9 increments or decrements by one, on the basis of the speed code, and a clock- adjustment timing circuit 10 controls the circuit 4, on the basis of a count value B1 and a code B2 of the up/down-counter 9.例文帳に追加

アップダウンカウンタ９はこの速度符号に基づいて、カウントアップまたはカウントダウンし、そのカウント値Ｂ１と符号Ｂ２に基づいて、クロック調整タイミング回路１０が分周回路４の制御を行う。 - 特許庁

A high voltage detecting circuit 48 detects the counter electromotive power generated in the motor 44 and steps down the counter electromotive force with a step-down circuit 46 and charges a low-voltage secondary battery 28 with it.例文帳に追加

高圧検出回路４８が、モータ４４で生じた逆起電力を検出し、逆起電力を降圧回路４６で降圧して低圧二次電池２８に充電する。 - 特許庁

A low frequency up/down counter 53 counts up or counts down a first counter at a first speed based on the designated operation situation.例文帳に追加

低周波アップダウンカウンタ５３は、指定された動作状況に基づいて、第１の速度で第１のカウンタをカウントアップ、またはカウントダウンする。 - 特許庁

The first up-down counter circuit and the second up-down counter circuit are reset according to the rotational angle of the steering wheel 2 and the position of a rack shaft corresponding to the position at which a vehicle travels straight.例文帳に追加

アップダウンカウンタ回路およびアップダウンカウンタ回路は、車両が直進する位置に相当するステアリングホイール２の回転角度およびラック軸の位置により、リセットされるようになっている。 - 特許庁

When the pulse signal of the sensor 37L is inputted, an up/down counter 44 increases a count value and when the pulse signal of the sensor 37L is inputted, the up/down counter reduces the count value.例文帳に追加

アップダウンカウンタ44はセンサ37Ｒのパルス信号を入力するとカウント値が増加し、センサ37Ｌのパルス信号を入力するとカウント値が減少する。 - 特許庁

The multi-chip type counter final value decision circuit stores a main down counter 202 which cannot put in an original LSI 100 in another LSI 200 and transmits a main zero detection signal A of the counter 202 to the original LSI 100 to decide the zero value of the counter 202.例文帳に追加

マルチチップ型のカウンタ終値判定回路は、元ＬＳＩ１００に納まりきれなくなったメインダウンカウンタ２０２を別ＬＳＩ２００に納め、別ＬＳＩ２００のカウンタ２０２のメイン０検出信号Ａを元ＬＳＩ１００に伝送して、カウンタ２０２の０値を判定する。 - 特許庁

In this electronic control unit 40, a counter value of an up-down counter 34 which is reset with the reference point signal from a magnetic pole position detection counter 18 in the rise and fall timings of such rectangular wave signal is inputted, and the deflection of the sensor reference point is detected based on this counter value.例文帳に追加

電子制御ユニット４０では、この矩形波信号の立ち上がりと立ち下がりのタイミングで磁極位置検出センサ１８からの基準点信号でリセットされるアップダウンカウンタ３４のカウンタ値を入力し、このカウンタ値に基づいてセンサ基準点のズレを検出する。 - 特許庁

Since a clock CLK given to the counter 22 is masked by a down counting prohibiting circuit 24 and AND gates 25 and 27 in a case when counting down is designated by the change of the logical value of a signal S14 then, the counter 22 does not count down.例文帳に追加

ここで、信号Ｓ１４の論理値の変更でダウン計数が指定された場合には、ダウン計数禁止回路２４及びＡＮＤゲート２５，２７により、上位カウンタ２２に与えるクロックＣＬＫ_1 がマスクされるので、上位カウンタ２２はダウン計数を行わない。 - 特許庁

The up-down counter 13 counts up up-count clock signals and counts down down-count clock signals on the basis of a count control signal generated by the count control signal generation part 12.例文帳に追加

アップダウンカウンタ１３は、カウント制御信号生成部１２が生成するカウント制御信号に基づいて、アップカウントクロック信号をアップカウントする動作又はダウンカウントクロック信号をダウンカウントする動作を行う。 - 特許庁

A frequency control up-down counter 30A counts up when said count-up pulse signal is generated and counts down when said count-down signal is generated.例文帳に追加

周波数制御アップ・ダウン・カウンタ３０Ａは、前記カウントアップパルス信号の発生時にはカウントアップし前記カウントダウンパルス信号の発生時にはカウントダウンする。 - 特許庁

The down-count clock signal generation part 15 generates a down-count clock signal of a frequency corresponding to the count value of the up-down counter 13.例文帳に追加

ダウンカウントクロック信号生成部１５は、アップダウンカウンタ１３のカウント値に対応した周波数のダウンカウントクロック信号を生成する。 - 特許庁

Thereby, the unnecessary pulse-down of the main driving pulse P1 is prevented because a main-driving-pulse generating circuit 105 is not subjected to the pulse-down control by the pulse-down counter circuit 103.例文帳に追加

これにより、主駆動パルス発生回路１０５はパルスダウンカウンタ回路１０３によってパルスダウン制御されないため、不必要に主駆動パルスＰ１をパルスダウンすることが防止される。 - 特許庁

An initial value is set in each up/down counter, and when each up/down counter is started at the same time by a count starting signal from a CPU, each up/down counter starts counting from each initial value, and until the counted value reaches its upper limit, it performs accumulative subtraction, and performs accumulative addition until the counted value reaches its lower limit.例文帳に追加

各アップダウンカウンタにはそれぞれ初期値が設定され、ＣＰＵからの計数開始信号により各アップダウンカウンタを同時にスタートさせると、各アップダウンカウンタはそれぞれの初期値から計数を開始し、計数値が上限に達するまで累減算を行い、計数値が下限に達するまで累加算を行う。 - 特許庁

Saigo agreed to the disadvantage of those counter conditions, presented in the watered-down response by the Tokugawa side, there for terminating the general attack. 例文帳に追加

西郷が徳川方の事実上の骨抜き回答という不利な条件を飲み、総攻撃を中止した。 - Wikipedia日英京都関連文書対訳コーパス

The transfer byte number counter 7 counts down the number of transfer bytes to clock the period wherein the image data are transferred to the video memory 13.例文帳に追加

また、転送バイト数カウンタ７が転送バイト数をカウントダウンしていき、画像データをビデオメモリ１３に転送する期間を計時する。 - 特許庁

Then, an output of the up/down counter 4 is inputted to a D/A converter 5 to output an analog waveform.例文帳に追加

そして、このアップダウンカウンタ４の出力がＤ／Ａ変換器５に入力されてアナログ波形が出力される。 - 特許庁

The comparator 33 compares the digital signal with a reference value, and sends a signal corresponding to the difference to an up-down counter 35.例文帳に追加

比較器３３はそれと基準値とを比較し、差分に対応した信号をアップダウンカウンタ３５に送る。 - 特許庁

The comparator 32 compares the digital signal with a reference value, and sends a signal corresponding to the difference to an up-down counter 34.例文帳に追加

比較器３２はそれと基準値とを比較し、差分に対応した信号をアップダウンカウンタ３４に送る。 - 特許庁

To effectively reduce the electric power which is necessary for pulling down the potential of a counter electrode from positive to negative.例文帳に追加

対向電極を正電位から負電位にプルダウンする際に必要な電力を有効に低減させる。 - 特許庁

The counter value increments and decrements according to up and down inputs from a phase frequency detector.例文帳に追加

カウンタ値は、位相周波数検出器からのアップおよびダウン入力に従ってインクリメントおよびデクリメントする。 - 特許庁

The counter 11 performs up counting or down counting with a predetermined clock in response to an external count start signal.例文帳に追加

カウンタ１１は、外部からのカウント開始信号に応じて、所定のクロックでカウント値をカウントアップまたはカウントダウンする。 - 特許庁

The input clock is compared with Fs by an up/down counter 16 and a buffer occupancy value OCC for FIFO is found.例文帳に追加

アップ・ダウン・カウンタ１６により、入力クロックをＦｓと比較して、ＦＩＦＯ用のバッファ占有値ＯＣＣを求める。 - 特許庁

The up/down counter 118 stops counting when the switching regulator 104 becomes inactive.例文帳に追加

アップダウンカウンタ１１８は、スイッチングレギュレータ１０４が非アクティブ状態となるとカウントを止める。 - 特許庁

An up- down counter status flag register 3 outputs '1' when the counted value is minus and outputs '0' when the counted value is plus.例文帳に追加

アップダウンカウンタステータスフラグレジスタ３は、カウント値がマイナスのとき１を出力し、カウント値がプラスの場合は０を出力する。 - 特許庁

The periods of the 'H level' and the 'L level' in the input signal 111 are counted respectively by the binary counter 120 having an up and down function.例文帳に追加

アップダウン機能を持つバイナリカウンタ１２０にて入力信号１１１の“Ｈレベル”、“Ｌレベル”期間がそれぞれ測定される。 - 特許庁

A pulse signal generating circuit 14 generates a pulse signal S1 having a duty ratio corresponding to the count value CNT of the up/down counter 12.例文帳に追加

パルス信号発生回路１４は、アップダウンカウンタ１２のカウント値ＣＮＴに応じたデューティ比を有するパルス信号Ｓ１を発生する。 - 特許庁

The counted value is converted into the data counting value of one bit width by a bit shifter 105 and inputs the converted value to a down counter 106 as an initial value.例文帳に追加

計測値をビットシフタ１０５にて1ビット幅のデータカウント数に変換し、ダウンカウンタ１０６に初期値として入力する。 - 特許庁

The counter counts up or counts down in a prescribed rate while the count operation is allowed.例文帳に追加

カウンタは、そのカウント動作が許可されている間は、所定のレートでカウントアップ又はカウントダウンさせる。 - 特許庁

The steering angle of the steering wheel 2 is obtained by counting the output pulse of a steering angle sensor 7 by a first up-down counter circuit.例文帳に追加

ステアリングホイール２の操舵角度は、操舵角センサ７の出力パルスをアップダウンカウンタ回路で計数して求める。 - 特許庁

A count operation, in accordance with the comparison result, is executed with an up down counter 14 by comparing the voltage to be compared and a reference voltage with a comparator 13.例文帳に追加

被比較電圧と基準電圧とをコンパレータ１３で比較し、比較結果に応じたカウント動作をアップ／ダウンカウンター１４で行う。 - 特許庁

A timer counter 1 repeats up/down counting between '0' and the set value of a carrier cycle setting register 2.例文帳に追加

タイマカウンタ１は、“０”とキャリア周期設定レジスタ２の設定値との間でアップ／ダウンカウントを繰り返す。 - 特許庁

A signal to be determined is inputted in an up input part (one input part) U in the up-down counter 10.例文帳に追加

ここで、アップ・ダウンカウンタ１０において、アップ入力部（一方の入力部）Ｕには判定対象信号が入力される。 - 特許庁

The up/down counter is constituted so that an initial value different from the minimum value and the maximum value is preset.例文帳に追加

アップダウンカウンタは、最小値及び最大値とは異なる初期値をプリセット可能に構成されている。 - 特許庁

The toggle detection circuit 100 is provided with an up-down counter 10 and a toggle detection part 20.例文帳に追加

本発明に係わるトグル検知回路１００は、アップ・ダウンカウンタ１０とトグル検知部２０とを備えている。 - 特許庁

The turning angle of a tire 3 is obtained by counting the output pulse of the steering angle sensor 13 by a second up-down counter circuit.例文帳に追加

タイヤ３の操向角度は、操舵角センサ１３の出力パルスをアップダウンカウンタ回路で計数して求める。 - 特許庁

The counter control circuit generates a count-up signal and a count-down signal in response to the first signal and the second signal.例文帳に追加

カウンタ制御回路は、第１信号と第２信号とに応答してカウントアップ信号とカウントダウン信号とを発生させる。 - 特許庁

A DA converter 23 controls a voltage value of a variable power source 22 based on the output of the up-down counter 34.例文帳に追加

ＤＡ変換器２３はアップダウンカウンタ３４の出力に基づいて可変電源２２の電圧値をコントロールする。 - 特許庁

An inputted serial signal is sampled by a sampling circuit 21 and its duration of "H" or "L" is counted by an up/down counter 22.例文帳に追加

入力したシリアル信号をサンプリング回路２１でサンプリングし、アップ／ダウンカウンタ２２で「Ｈ」または「Ｌ」の持続時間をカウントする。 - 特許庁