「dual processor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

IP SHARING DEVICE FOR DUAL PROCESSOR AND ITS METHOD例文帳に追加

デュアルプロセッサのＩＰ共有装置及びその方法 - 特許庁

LOW POWER DUAL PROCESSOR ARCHITECTURE FOR MULTI MODE DEVICE例文帳に追加

マルチモードデバイスのための低電力デュアルプロセッサーアーキテクチャ - 特許庁

DUAL SYSTEM, AND DATA PROCESSING METHOD AND DATA PROCESSOR THEREOF例文帳に追加

二重化システム、そのデータ処理方法およびデータ処理装置 - 特許庁

CONTROL METHOD AND DUAL PROCESSOR STRUCTURE OF DATA COMMUNICATION BETWEEN 1ST PROCESSOR AND 2ND PROCESSOR CONNECTED TO 1ST PROCESSOR例文帳に追加

第１プロセッサと第１プロセッサに接続された第２プロセッサとの間のデータ通信の制御方法、および、デュアルプロセッサ構造 - 特許庁

To provide a dual processor system capable of achieving high performance and miniaturization.例文帳に追加

高性能かつ小型化可能な２重化プロセッサシステムを得る。 - 特許庁

A data center includes a processor, a data base 22, and safe dual processors 26.例文帳に追加

データセンターは、プロセッサーとデータベース22と安全な双対プロセッサー26とを含む。 - 特許庁

DUAL FORCE SINGLE POINT ACTUATION INTEGRATED LOAD MECHANISM FOR SECURING COMPUTER PROCESSOR IN SOCKET例文帳に追加

コンピュータプロセッサをソケットに固定するための一点駆動二荷重型機構 - 特許庁

To increase the processing capability of an information processor constituted of a dual system.例文帳に追加

２重系で構成された情報処理装置の処理能力を増やす。 - 特許庁

A dual input digital signal processor may be connected with the first tuner and the second tuner.例文帳に追加

デュアル入力デジタル信号プロセッサは、第１のチューナおよび第２のチューナに接続され得る。 - 特許庁

A delay control circuit 50 transfers the signal to the dual port RAM without any delay regarding the processor firstly accessed based on the control signal, and transfers the signal to the dual port RAM through the delay regarding the secondly accessed processor.例文帳に追加

遅延制御回路５０は、制御信号を元に先にアクセスしたプロセッサに関しては、遅延無しでデュアルポートＲＡＭに信号を転送し、後からアクセスしたプロセッサに関しては遅延させてデュアルポートＲＡＭに信号を転送する。 - 特許庁

Thus, it is possible to exclude any risk of the conflict of the access of the dual processor devices 1 and 11 on the bus 20.例文帳に追加

これにより、二重構成のプロセッサ装置１，１１のアクセスがバス２０上で衝突する危険性を排除できる。 - 特許庁

To provide a dual information processing system capable of instantaneously switching an information processor that is to be an active side.例文帳に追加

稼動側となる情報処理装置を即時に切り替えることができる二重化情報処理システムを提供する。 - 特許庁

When the hardware of the processor itself is to be replaced in a multi-processor dual information processing system having service continuity, one channel is replaced with the new processor while the other channel is operated with the old processor.例文帳に追加

サービス継続性を伴うマルチプロセッサ二重化情報処理システムにおいて、処理能力向上のためにプロセッサ自身のハードウェアをリプレースする際、片系を旧プロセッサとして運用しながら、もう片系を新プロセッサに載せ換えるように構成する。 - 特許庁

This information processor 1 is connected in series with processor cores provided with local memories via a shared memory of a dual port memory, and conducts an input and an output between the respective processor cores via the shared memory.例文帳に追加

情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続され、各プロセッサコア間では、共有メモリを介してデータの入出力を行う。 - 特許庁

To provide an image processor that appropriately performs image compositing in a loop shape and center-skip processing of a dual loop.例文帳に追加

本発明はループ形状での画像合成及び２重ループの中抜き処理を適切に行う画像処理装置を提供する。 - 特許庁

For the data control between each processor and the dual port RAM, the signal to access the dual port RAM by a latch circuit 60 is used for the control signal for temporarily saving or transferring data.例文帳に追加

各プロセッサとデュアルポートＲＡＭ間のデータ制御については、ラッチ回路６０でデュアルポートＲＡＭをアクセスする信号を制御信号として使用し、データの一時蓄積やデータの転送を行う。 - 特許庁

A processor 21 sends video data to either one of the first and second interfaces 202, 204 through a dual port bus 206.例文帳に追加

プロセッサー２１はデュアルポートバス２０６を介して、第１のインターフェース２０２あるいは第２のインターフェース２０４のいずれかへビデオデータを送る。 - 特許庁

To detect the sign of a hard disk failure before any error is generated in a hard disk in an information processor as dual system configuration.例文帳に追加

２重化されたシステム構成の情報処理装置において、ハードディスクにエラーが発生する以前にハードディスク故障の予兆を検出する。 - 特許庁

To enhance the performance of a dual processor by enhancing transferring ability of an inter-processor mixing part while to reduce the number of component items by reducing the number of signal lines and by miniaturizing a buffer circuit.例文帳に追加

プロセッサ間交絡部の転送能力を向上させ、二重化プロセッサの性能向上を図ると同時に、信号本数の削減と緩衝回路の小型化による部品点数の削減を図る。 - 特許庁

A data file is received from a credit card issuing bank 209, a stored value data file 220 to be transmitted to a stored value processor 214 is created, a confirmation file for issuing of the dual card 202 is created, and the dual card 202 is issued together with identification information discriminating the dual card 202 from a credit card and a stored value card.例文帳に追加

クレジットカード発行バンク２０９からデータファイルを受信し、ストアードバリュープロセッサー２１４に送信されるストアードバリューデータファイル２２０を生成し、デュアルカード２０２が発行されたことの確認ファイルを生成し、デュアルカード２０２とクレジットカード及びストアードバリューカードとを区別する識別情報と一緒にデュアルカード２０２を発行する。 - 特許庁

A cellular phone is composed of an antenna 11, a radio part 12, a button operational part 13, a CPU 14, a camera part 15, a DSP (digital signal processor) 16, and a partial dual port RAM 20.例文帳に追加

携帯電話機は、アンテナ１１と、無線部１２と、ボタン操作部１３と、ＣＰＵ１４と、カメラ部１５と、ＤＳＰ１６と、パーシャル・デュアル・ポート・ＲＡＭ２０とから構成されている。 - 特許庁

To provide a dual-processor controller providing freedom in independent processing while maitaining the same reliability as existing one by making two processors execute processing for different functions.例文帳に追加

２個のプロセッサに異なる機能の処理を実行させることで独立処理の自由度を持たせ、且つ、信頼性を従来と同等とするプロセッサ二重化コントローラを実現する。 - 特許庁

To provide a structure where a dual modem device including a first processor to communicate with a first communication network and a second processor to communicate with a second communication network can efficiently perform data communication, and to provide a control method for the structure.例文帳に追加

第１の通信網と通信するための第１のプロセッサと第２の通信網と通信するための第２のプロセッサを含むデュアルモデムデバイスが、効率的にデータ通信を行うことができる構造及びその制御方法を提供する。 - 特許庁

To provide a bus arbitration switching system for improving reliability in this system by simplifying system configurations, and excluding any risk of the conflict of the access of dual processor devices on a bus.例文帳に追加

システム構成を簡素化すると共に、二重構成のプロセッサ装置のアクセスがバス上で衝突する危険性を排除して、システムの信頼性を向上可能なバス調停切替方式を得る。 - 特許庁

This is a dual-master device which manages a processor local bus(PLB) supporting up to 16 masters as a high-performance on-chip bus used by many system-on-chip(SOC) applications.例文帳に追加

多数のシステム・オン・チップ（ＳＯＣ）アプリケーションにおいて使用される高性能オンチップ・バスであり、最大１６のマスタをサポートするプロセッサ・ローカル・バス（ＰＬＢ）を管理する二重マスタ装置。 - 特許庁

An image data processor 100 has a function for detecting whether a compact flash 18 and a DIMM (dual inline memory module) 35 configured attachably and detachably to/from a device main body.例文帳に追加

画像データ処理装置１００は、機器本体部に対して着脱可能に構成されたコンパクトフラッシュ１８及びＤＩＭＭ３５が取り外されたか否かを検出・報知する機能を有している。 - 特許庁

At the same time, the event generation processing part 1122 stores a value of a CPU demand event counter 11331 as a timer processor starting event counter 11321 in a starting event counter storage part 1132 in a dual port memory 113.例文帳に追加

同時に、イベント生成処理部１１２２はデュアルポートメモリ１１３の起動イベントカウンタ記憶部１１３２に、タイマプロセッサ起動イベントカウンタ１１３２１としてＣＰＵ要求イベントカウンタ１１３３１の値を記憶する。 - 特許庁

The first and second composite audio output signals are processed by the dual input digital signal processor to generate a first audio output signal and a second audio output signal.例文帳に追加

第１および第２の合成オーディオ出力信号は、デュアル入力デジタル信号プロセッサによりプロセスされることにより、第１のオーディオ出力信号および第２のオーディオ出力信号を生成する。 - 特許庁

First and second audio power amplifiers may be connected with the dual input digital signal processor, and the first and second audio power amplifiers receive the first and second audio output signals.例文帳に追加

デュアル入力デジタル信号プロセッサに接続された第１および第２のオーディオ電力増幅器であって、第１および第２のオーディオ電力増幅器は、第１および第２のオーディオ出力信号を受け取る。 - 特許庁

To provide an information processor for performing redundant connection of a module without damaging availability of a system with a configuration that is simpler than conventional dual star type connection and full connection type connection, and an information processing method using this device.例文帳に追加

従来のデュアルスター型接続やフルコネクト型接続よりも簡単な構成で、システムの可用性を損なうことなくモジュールを冗長接続する情報処理装置およびこの装置を用いた情報処理方法を提供する。 - 特許庁

After booting, host information is given to the host and when the effect is confirmed, in order to give information on the start of processing to the processor, an interruption signal is generated and released by the access operation of a message performed by way of the special memory area of a dual port memory.例文帳に追加

ブート後はブート情報をホストへ通知し、その旨を確認したならば処理装置へ処理開始の情報を通知するため、デュアルポートメモリの特別なメモリエリアを介して行うメッセージのアクセス動作による割込信号の発生と解除で行う。 - 特許庁

A dual mode terminal includes: a first area including a first wireless communication unit for communication with a first communication network and a first processor for processing signals transmitted and received to and from the first communication network; and a second area including a second wireless communication unit for communication with a second communication network and a second processor for processing signals transmitted and received to and from the second communication network.例文帳に追加

デュアルモード端末機は、第１通信ネットワークと通信するための第１無線通信部、及び前記第１通信ネットワークと送受信した信号を処理するための第１プロセッサを含む第１領域と、第２通信ネットワークと通信するための第２無線通信部、及び前記第２通信ネットワークと送受信した信号を処理するための第２プロセッサを含む第２領域と、を含む。 - 特許庁

An RE and WE generation circuit 30 generates an enable signal of the cycle shorter than the cycle of read-enable and write-enable of two processors, and generates the control signal to give access priority to a dual port RAM to the processor which is firstly accessed to an arbitration circuit 40 based on the signal.例文帳に追加

ＲＥ・ＷＥ生成回路３０で２つのプロセッサのリードイネーブル、ライトイネーブルのサイクルより短いサイクルのイネーブル信号を生成し、その信号を元に調停回路４０で先にアクセスしたプロセッサにデュアルポートＲＡＭへのアクセス優先権を与える制御信号を生成する。 - 特許庁

When the processor is set in the dual mode, input of the commodity data by the first input means 110a, 111a and input of the commodity data by the second input means 110b, 111b are distinguished by differentiating sound when the commodity data is inputted.例文帳に追加

デュアルモードにモード設定されている場合、第１の入力手段１１０ａ、１１１ａ等による商品データの入力と第２の入力手段１１０ｂ、１１１ｂによる商品データの入力とを、商品データ入力時における音響を異ならせることで区別する。 - 特許庁

To provide a dual-port memory control unit which can adjust the data access timing of a processor by delaying by a certain time and outputting a signal for disapproving a data access request to one of a plurality of processors so that, when a plurality of processors make requests to access data in a memory area, the data in the memory area are stably read and written.例文帳に追加

複数のプロセッサからメモリ領域のデータに対するアクセス要請があるとき、メモリ領域のデータを安定的に読み取り／書き込みするため、いずれか一つのプロセッサに、データアクセス要請の拒否信号を一定時間遅延させて出力することで、プロセッサのデータアクセスタイミングを調整し得るようにしたデュアルポートメモリコントローラを提供する。 - 特許庁