「gate stack」に関連した英語例文の一覧と使い方(2ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > gate stackに関連した英語例文

>"gate stack"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

例文

gate stackの部分一致の例文一覧と使い方

該当件数 : 128件

＜前へ 1 2 3 次へ＞

例文

To provide a method of forming a thin silicon germanium conducting channel under the gate stack of a semiconductor device.例文帳に追加

半導体デバイスのゲートスタックの下部に薄いシリコンゲルマニウム伝導チャネルを形成する方法を提供する。 - 特許庁

The source region and the drain region of the FET and the gate electrode stack on the channel region are formed.例文帳に追加

ＦＥＴのソースおよびドレイン領域ならびにチャネル領域の上のゲート電極スタックを形成する。 - 特許庁

In a stack type nonvolatile semiconductor memory, the prescribed voltage is applied to a control gate electrode 5.例文帳に追加

スタック型不揮発性半導体記憶装置において、制御ゲート電極５に所定電圧を印加する。 - 特許庁

To provide a nonvolatile semiconductor memory device having a stack gate structure comprising a floating gate electrode and a control gate electrode that are laminated, which is improved in tunnel insulating film and inter-electrode insulating film.例文帳に追加

フローティングゲート電極とコントロールゲート電極を積層したスタックゲート構成において、トンネル絶縁膜と電極間絶縁膜を改良した不揮発性半導体メモリ装置を提供する。 - 特許庁

例文

To provide a memory cell design and a method for storing information including use of a transistor having a source, a drain, a channel, a gate oxide, a gate electrode and a modifiable gate stack layer.例文帳に追加

ソース、ドレイン、チャネル、ゲート酸化物、ゲート電極、および修正可能なゲートスタック層を備えたトランジスタの使用を含む、情報を記憶するためのメモリセル設計および方法を提供する。 - 特許庁

例文

A stack of a high-k gate dielectric 30 and a metal gate structure including a lower metal layer 40, a capture metal layer 50, and an upper metal layer 60 is provided.例文帳に追加

高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。 - 特許庁

Each of the NMOS transistors 20, 40 has a stack structure obtained by sequentially stacking a gate insulating film 5 and a metal gate electrode 6 over the silicon substrate 1.例文帳に追加

ＮＭＯＳトランジスタ２０、４０は、ゲート絶縁膜５とメタルゲート電極６との順でシリコン基板１上に積層された積層構造を有する。 - 特許庁

To provide a dual gate MOSFET having a metal gate stack, and further a method for setting a threshold voltage in such a MOSFET.例文帳に追加

金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴを提供し、さらに、このようなＭＯＳＦＥＴにおけるしきい値電圧を設定する方法を提供すること。 - 特許庁

A semiconductor device comprises: a substrate; a first stack; a memory film; a first channel body; a second stack; a gate insulating film; and a second channel body.例文帳に追加

実施形態によれば、半導体装置は、基板と、第１の積層体と、メモリ膜と、第１のチャネルボディと、第２の積層体と、ゲート絶縁膜と、第２のチャネルボディとを備えている。 - 特許庁

例文

To provide a semiconductor device having a high-k film/Ge gate stack structure with satisfactory electric properties.例文帳に追加

電気的性質が良好なｈｉｇｈ−ｋ膜／Ｇｅゲートスタック構造を有する半導体装置を提供する。 - 特許庁

例文

To provide a manufacturing method of a semiconductor device in which the need of separately forming a mask oxide film thickness at the time of gate etching and the gate formation of a stack gate transistor and a peripheral transistor is facilitated.例文帳に追加

ゲートエッチングの際のマスク酸化膜厚を作り分ける必要をなくし、スタックゲートトランジスタ部及び周辺トランジスタ部のゲート形成を容易にした半導体装置の製造方法を提供する。 - 特許庁

The first portion of the asymmetric gate stack includes, from bottom to top, a threshold voltage adjusting material and at least a first conductive spacer, while the second portion of the asymmetric gate stack includes at least a second conductive spacer over the gate dielectric.例文帳に追加

本発明の非対称型ゲート・スタックの第１の部分は、下から上に、閾値電圧調整材料及び少なくとも第１の導電性スペーサを含み、本発明の非対称型ゲート・スタックの第２の部分は、ゲート誘電体の上の少なくとも第２の導電性スペーサを含む。 - 特許庁

The first gate stack is disposed on a first device region (e.g., n-FET device region) in a semiconductor board, and at least includes a gate dielectric layer 14, a metal gate conductor 16, and a silicon-containing gate conductor 18 that are laminated in increasing order.例文帳に追加

第１のゲート・スタックは、半導体基板内の第１のデバイス領域（例えば、ｎ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層、金属ゲート導体及びシリコン含有ゲート導体を含む。 - 特許庁

A stack injection molding apparatus is equipped with a first valve gate injection nozzle row, a second valve gate injection nozzle row and separate mechanisms each independently operating a nozzle of each nozzle row.例文帳に追加

第１バルブゲート射出ノズル列と、第２バルブゲート射出ノズル列と、各ノズル列のノズルを単独に作動する別々に設けた機構とを備えるスタック射出成形装置。 - 特許庁

To provide a thin film transistor display board that can prevent a gate wire from being undercut when the gate wire is formed as a double-layered stack, and a method of manufacturing the same.例文帳に追加

二重層でなるゲート配線形成の時、アンダーカットが形成されることを防止することができる薄膜トランジスタ表示板及びその製造方法が提供すること。 - 特許庁

To provide a technique for forming a gate stack partially at least on a semiconductor substrate which makes it possible to use various gate materials without sacrificing device performance.例文帳に追加

デバイス性能を犠牲にすることなく様々なゲート材料の使用を可能にする、半導体基板上に少なくとも部分的にゲート・スタックを作るための技術を提供する。 - 特許庁

A first gate stack 109 of the first MOSFET is formed on the exposed semiconductor layer in the first region.例文帳に追加

第１ＭＯＳＦＥＴの第１ゲートスタック１０９は第１領域の露出した半導体層上に形成される。 - 特許庁

The second gate stack is disposed on a second device region (e.g., p-FET device region) in the semiconductor board; and at least includes a gate dielectric layer, and a silicon-containing gate conductor that are laminated in increasing order.例文帳に追加

第２のゲート・スタックは、半導体基板内の第２のデバイス領域（例えば、ｐ−ＦＥＴデバイス領域のような）の上に配置され、少なくとも、下から上に、ゲート誘電体層及びシリコン含有ゲート導体を含む。 - 特許庁

The sub stack body 6 including: an insulating layer 5X which is arranged adjacent to a gate insulating layer 4; and a semiconductor layer 5Y which is not arranged adjacently, is disposed on the gate insulating layer 4 in the same process as that of a main stack body 5 of a TFT 11.例文帳に追加

この副積層体６は、ゲート絶縁層４に隣接する絶縁層５Ｘおよびそれに隣接しない半導体層５Ｙを含んでおり、ゲート絶縁層４の上にＴＦＴ１１の主積層体５と同一工程において形成されている。 - 特許庁

To provide a semiconductor memory cell capable of scaling a single poly EEPROM cell to the level of a stack gate poly EEPROM cell.例文帳に追加

単一ポリＥＥＰＲＯＭセルをスタックゲートポリＥＥＰＲＯＭセルの水準にスケーリングできる半導体メモリセルを提供する。 - 特許庁

ALUMINUM NITRIDE, FIELD EFFECT TRANSISTOR OF ALUMINUM OXIDE/ALUMINUM NITRIDE HETERO-STRUCTURE GATE DIELECTRIC STACK BASE, AND METHOD OF FORMING THE SAME例文帳に追加

窒化アルミニウムおよび酸化アルミニウム／窒化アルミニウム・ヘテロ構造ゲート誘電体スタック・ベースの電界効果トランジスタおよびその形成方法 - 特許庁

The doping method includes a process for patterning a fin in a substrate, a step for depositing a gate stack, and a process for doping the fin.例文帳に追加

ドーピング方法は、フィンを基板にパターニングする工程と、ゲートスタックを堆積する工程と、フィンをドーピングする工程を含む。 - 特許庁

To provide a method of patterning a non-volatile memory gate capable of forming a gate-stack of NVM on a semiconductor substrate having the NVM region and a non-NVM region arranged so as not to overlap with the NVM region.例文帳に追加

不揮発性メモリ（ＮＶＭ）領域及び前記ＮＶＭ領域と重ならないよう非ＮＶＭ領域を有する半導体基板の上にＮＶＭのゲートスタックを形成する。 - 特許庁

A PSG oxide is deposited on the exposed surface of the substrate 42 to a thickness of about 10-40 nm by the CVD method and an FE gate stack having a width L2 (L2≥L1+2δ) is formed on the gate area.例文帳に追加

露出基板上に厚さ約１０〜４０ｎｍのＰＳＧ酸化物をＣＶＤ法で堆積し、ゲート領域上に幅Ｌ２（Ｌ２＞Ｌ１＋２δ）のＦＥゲートスタックを形成する。 - 特許庁

Oxide layers 33 and 34 are formed on a substrate around the gate conductor stack 32, and an electric contact opening part etched to the substrate down to the oxide layer is filled with a first conductive material 40, establishing electric contact to the gate conductor stack.例文帳に追加

ゲート導体スタック３２の周りの基板上に酸化物層３３、３４を形成し、酸化物層を貫通して基板までエッチングされた電気コンタクト開口部を第１の導電材料４０で充填して、ゲート導体スタックとの電気接触を確立する。 - 特許庁

A drive circuit in N-channel metallic oxide film semiconductor(NMOS) includes a boost gate stack formed on a substrate and having source and drain formed in low density N-type implantation step, and an N-drive circuit joined with the boost gate stack.例文帳に追加

Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）ドライブ回路（およびそれを作る方法）は、基板に形成された、低濃度Ｎ型打込みで形成されたソースおよびドレインを有するブースト・ゲート・スタック、およびそのブースト・ゲート・スタックに結合されたＮドライブ回路を含む。 - 特許庁

The dual workfunction semiconductor device comprises a first transistor comprising a first gate stack 111 having a first effective workfunction, and a second transistor comprising a second gate stack 112 having a second effective workfunction being different from the first effective workfunction.例文帳に追加

二重仕事関数半導体デバイスは、第１実効仕事関数を有する第１ゲートスタック１１１を含む第１トランジスタと、第１実効仕事関数とは異なる第２実効仕事関数を有する第２ゲートスタック１１２を含む第２トランジスタとを備える。 - 特許庁

The asymmetric gate stack includes a first portion and a second portion, wherein the first portion has a different threshold voltage than the second portion.例文帳に追加

非対称型ゲート・スタックは、第１の部分と第２の部分とを含み、第１の部分は、第２の部分とは異なる閾値電圧を有する。 - 特許庁

In the method of forming the silicon germanium conducting channel 18 under the gate stack 6 of the semiconductor device, comprises the steps of forming a gate stack 6 on a silicon film on an insulating film, growing a silicon germanium film on the silicon film, and forming a silicon germanium conducting channel 18 between the gate stack 6 and the insulating film 2 by heating a semiconductor device and diffusing germanium in the silicon film.例文帳に追加

本発明は、半導体デバイスのゲートスタック６の下方にシリコンゲルマニウム伝導チャネル１８を形成する方法において、ゲートスタック６を絶縁膜上のシリコン膜の上に形成し、シリコン膜上にシリコンゲルマニウム膜を成長させ、半導体デバイスを加熱して、ゲルマニウムをシリコン膜中に拡散させ、シリコンゲルマニウム伝導チャネル１８をゲートスタック６と絶縁膜２との間に形成する工程を有する方法を提供する。 - 特許庁

A sub stack body 6 is formed, in a position where gate electrode wiring 3 and source electrode wiring 8 overlap, between them.例文帳に追加

ゲート電極用配線３とソース電極用配線８とが重なる位置において、それらの間に副積層体６が形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor device with which a side wall of a stack gate can be etched while suppressing reduction of a coupling ratio.例文帳に追加

カップリング比の低下を抑制しつつ、スタックゲートの側壁をエッチングすることのできる半導体装置の製造方法を提供する。 - 特許庁

A first gate stack is formed in the first transistor region, while the lower electrode of a capacitor is formed in the capacitor region.例文帳に追加

次に、前記第１トランジスタ領域に第１ゲートスタックを形成し、同時に前記キャパシタ領域にキャパシタの下部電極を形成する。 - 特許庁

In the upper part of a memory cell region where a transistor array of the stack type gate structure including a stray gate is formed, a barrier including Ti covering the memory cell region is formed and a passivation layer is also formed at the upper part thereof.例文帳に追加

浮遊ゲートを持つスタック型ゲート構造のトランジスタアレイが形成されたメモリセル領域の上方に、メモリセル領域を覆うＴｉ含有バリアを形成し、その上方にパッシベーション層を形成する。 - 特許庁

At the gap portion, a semiconductor layer 8 coming into contact with the side surface of the stack and a gate insulating film 6g are disposed to form the vertical field effect transistor.例文帳に追加

間隙部には、積層体の側面に接する半導体層８と、ゲート絶縁膜６ｇとを配置して、縦型電界効果トランジスタを形成する。 - 特許庁

Then, a bonding structure comprising at least the high k dielectric material of the gate stack is formed by joining the primary planes of the first and the second structures.例文帳に追加

次に、第１及び第２の構造体の主面同士を接合して、ゲート・スタックの高ｋ誘電材料を少なくとも含む接合構造体を形成する。 - 特許庁

To provide a group III nitride semiconductor electronic device in which a semiconductor layer, which isolates a gate electrode from a current path in a semiconductor stack, can be made thicker.例文帳に追加

半導体積層内の電流経路からゲート電極を隔てる半導体層を厚くできるIII族窒化物半導体電子デバイスを提供する。 - 特許庁

The step for doping the fin is carried out by depositing a blocking mask material at least on the top surface of the fin after patterning the gate stack.例文帳に追加

フィンのドーピング工程は、ゲートスタックのパターニング工程後に、少なくともフィンの上面にブロッキングマスク材料を堆積する工程により行われる。 - 特許庁

In the stack, U shape pillars 30 are arranged, penetrating selection gate electrodes SGb, SGs and the control gate electrodes CG1-CG4 with one ends connected to a source line SL and the other ends connected to a bit line BL.例文帳に追加

また、積層体内に、選択ゲート電極ＳＧｂ、ＳＧｓ、制御ゲート電極ＣＧ１〜ＣＧ４を貫き、一端がソース線ＳＬに接続され、他端がビット線ＢＬに接続されたＵ字ピラー３０を設ける。 - 特許庁

In a method for manufacturing an insulated gate field effect transistor, two source-drain regions 10 are formed in a P well 3 by performing impurity ion implantation and activation annealing while using a gate stack 7 and a spacer of a sidewall insulating film 9 having a predetermined width as a mask.例文帳に追加

ゲートスタック７と側壁絶縁膜９からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、２つのソース・ドレイン領域１０をＰウェル３に形成する。 - 特許庁

A semiconductor memory comprises a stack, a second electrode film provided on the stack, a second insulating film provided on the second electrode film, a semiconductor film, a memory film, and a gate insulating film.例文帳に追加

実施形態に係る半導体記憶装置は、積層体と、前記積層体上に設けられた第２電極膜と、前記第２電極膜上に設けられた第２絶縁膜と、半導体膜と、メモリ膜と、ゲート絶縁膜と、を備える。 - 特許庁

A single dielectric stack comprising a gate dielectric layer 1, a dielectric capping layer 2, and a dielectric capping layer 2", and one metal layer overlying the dielectric stack, are first deposited, forming a metal-dielectric interface.例文帳に追加

ゲート誘電体層１と誘電体キャップ層２および誘電体キャップ層２’’とを含む１つの誘電体スタックと、誘電体スタックを覆う１つの金属層とが、最初に形成され、金属−誘電体界面を形成する。 - 特許庁

To enhance reliability on a gate insulating film by preventing the diffusion of hydrogen to the gate insulating film, too, in making the gate insulating film the stack type of a silicon oxide film and a silicon nitride film so as to prevent boron atoms from diffusing to a silicon semiconductor substrate.例文帳に追加

ゲート絶縁膜を通してボロン原子がシリコン半導体基板へ拡散することを防止するために、ゲート絶縁膜をシリコン酸化膜と窒化シリコン膜の積層型とする場合に、水素のゲート絶縁膜への拡散も防止し、ゲート絶縁膜の信頼性を向上させる。 - 特許庁

In this method for fabricating a semiconductor device/having a vertical stack gate structure of floating gate and control gate, doped polysilicon films 2, 3 formed in the second step is utilized for forming the floating gate, the thickness of the first layer is set at 10 nm or less and hemispherical crystal grains 4 are generated in the surface layer of the second layer doped polysilicon.例文帳に追加

フローティングゲートとコントロールゲートを縦に積み上げて構成したスタックゲート構造を備えてなる半導体デバイスの製造方法において、前記フローティングゲートを形成するポリシリコンに、２段階で成膜したドープトポリシリコン膜２，３を用い、１層目の膜厚を１０ｎｍ以下にし、２層目のドープトポリシリコンの表層に半球状の結晶粒４を発生させる。 - 特許庁

To provide a nonvolatile memory device and the manufacturing method of the same capable of changing a side surface distance without complicating a process and capable of thinning a spacer for a gate stack side wall.例文帳に追加