「instruction decode」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, the instruction decode part 2 outputs the decoded result to a control part 1.例文帳に追加

（２）命令デコード部２はデコード結果を制御部１へ出力する。 - 特許庁

This information processor is provided with an instruction storing means for storing an instruction group and an instruction decode means for decoding the instruction group.例文帳に追加

メーカは、同一製品は同一価格であるとの前提では、特殊命令を実装したにも関わらず、その付加価値を価格に反映できない可能性があった。 - 特許庁

When one instruction is included in the instruction data, an instruction decode part 120 outputs a single instruction from control signal output parts 121a and 121b.例文帳に追加

ここで、命令データに１つの命令が含まれていれば、命令デコード部１２０は、制御信号出力部１２１ａ、１２１ｂから単一命令を出力する。 - 特許庁

The information processor includes: an instruction fetch means for fetching an instruction; an instruction decode means for decoding the fetched instruction; a plurality of execution circuits for executing the decoded instruction; and an instruction control means.例文帳に追加

本発明の情報処理装置は、命令をフェッチする命令フェッチ手段と、フェッチされた命令をデコードする命令デコード手段と、デコードされた命令を実行する複数の実行回路と、命令制御手段とを備える。 - 特許庁

In decoding these instructions by an instruction decode part, execution of an ADD instruction with saturation processing is instructed to an instruction execution part.例文帳に追加

命令デコード部がこれらの命令をデコードするときに、命令実行部に対してサチュレーション処理を伴ったＡＤＤ命令の実行を指示する。 - 特許庁

The microcomputer 1A has a CPU 2 which executes instructions according to the decoding results of the instruction by an instruction decode 24.例文帳に追加

マイクロコンピュータ（１Ａ）は、命令デコーダ（２４）による命令の解読結果に従って命令を実行するＣＰＵ（２）を有する。 - 特許庁

An instruction decode part 2 inputs and decodes an instruction code having a size field S for storing data size information.例文帳に追加

（１）命令デコード部２が、データサイズ情報を格納するためのサイズフィールドＳを持つ命令コードを入力しデコードする。 - 特許庁

The instruction decoding circuit is defined as a group 206 of decode blocks by dividing it into a plurality of decode blocks 206a, 206b, 206c according to a specific rule, operations of unnecessary decode blocks are stopped by inputting instruction data 201 only in required decode blocks and inputting no instruction data 201 into unnecessary data blocks.例文帳に追加

命令デコード回路を、特定の規則に従って複数のデコードブロック２０６ａ、２０６ｂ、２０６ｃに分割したデコードブロック群２０６とし、必要なデコードブロックにのみ命令データ２０１を入力し、不必要なデコードブロックには命令データ２０１を入力しないようにして、不必要なデコードブロックの動作を停止する。 - 特許庁

VIDEO STREAM TRANSMITTING METHOD, SCENE CHANGE POINT DETECTING METHOD AND DECODE INSTRUCTION DISPLAYING APPARATUS例文帳に追加

画像ストリーム伝送方法、シーン切り替え点検出方法および復号表示装置 - 特許庁

The control part 16 determines whether the decode result includes a program reservation instruction.例文帳に追加

制御部１６は、そのデコード結果が番組予約指示を含んでいるか否かを判断する。 - 特許庁

If the decode result includes the program reservation instruction, the control part 16 stores the decode result as program reservation information in a RAM 15.例文帳に追加

制御部１６は、そのデコード結果が番組予約指示を含んでいると、そのデコード結果を番組予約情報としてＲＡＭ１５に格納する。 - 特許庁

A memory/operation control part 5 executes an operation in accordance with decode results obtained by the instruction decoder 3.例文帳に追加

メモリ／演算制御部５は、命令デコーダ３によるデコード結果に応じて演算を実行する。 - 特許庁

A decode part 05 issues an instruction to the pointer control part 03 and also decodes the voice data.例文帳に追加

デコード部０５はポインタ制御部０３に命令を発行し、かつ音声データの復号を行なう。 - 特許庁

When two instructions are included in the instruction data, the instruction decode part 120 outputs one instruction from the control signal output part 121a and outputs the other instruction from 121b.例文帳に追加

また、命令データに２つの命令が含まれていれば、命令デコード部１２０は、制御信号出力部１２１ａから一方の命令を出力すると共に１２１ｂから他方の命令を出力する。 - 特許庁

A system instruction execution control part 114 sets the value of an instruction mode register 115 on receiving the decode result of the system instruction decoder 113 decoding an instruction requesting switching of the instruction sets, and an instruction set switching part 112 selects an instruction set to be used on the basis of the value of the instruction mode register 115.例文帳に追加

システム命令実行制御１１４は、命令セットの切り替えを要求する命令をデコードしたシステム命令デコーダ１１３のデコード結果を受けて命令モードレジスタ１１５の値を設定し、命令セット切替部１１２は、命令モードレジスタ１１５の値に基づいて、使用する命令セットを選択する。 - 特許庁

At a decode stage in a low parallel execution mode, when the decode result is a high parallel instruction whose parallel degree is "4" (that is, 4 SIMD), a program control part 4A outputs an instruction code OP to indicate an NOP instruction in a cycle just after the high parallel instruction without incrementing a program counter PC.例文帳に追加

プログラム制御部４Ａはデコード段階において、低並列実行モード時に、デコード結果が並列度が“４”の高並列命令の場合は、プログラムカウンタＰＣをインクリメントすることなく、高並列命令の直後のサイクルでＮＯＰ命令を指示する命令コードＯＰを出力する。 - 特許庁

When an instruction decoded by an instruction decode part 107 is a sleep transition instruction, a clock controlling part 105 is controlled by an instruction executing part 108, and an operating clock is stopped so that transition to a sleep state can be obtained.例文帳に追加

クロック制御部１０５は、命令デコード部１０７で解読した命令がスリープ移行命令である場合、命令実行部１０８によって制御され、動作クロックを停止することによってスリープ状態に移行する。 - 特許庁

The extracted four instructions are simultaneously decoded by an instruction decode part 2, and executed in parallel by ALU41-44 under the arbitration of an instruction issue controlling part 3.例文帳に追加

取り出された４つの命令は、命令デコード部２で同時にデコードされ、命令発行制御部３の調停の下、ＡＬＵ４１〜４４で並行して実行される。 - 特許庁

Then, ALUs 17-1 to 17-4 perform arithmetic processing according to the decode result of the instruction decoder 15.例文帳に追加

そして、ＡＬＵ１７−１〜１７−４は、命令デコーダ１５によるデコード結果に応じて演算処理を行なう。 - 特許庁

A microprocessor is provided with an extracting and decode unit and several function executing units in an instruction execution pipe line.例文帳に追加

マイクロプロセッサは、命令実行パイプライン内に取出し及びデコード・ユニット、及びいくつかの機能実行ユニットを有する。 - 特許庁

An arithmetic unit 100 of this embodiment comprises a program memory 21, an instruction fetch part 22 and a decode part 24.例文帳に追加

本実施形態の演算装置１００は、プログラムメモリ２１と、命令フェッチ部２２と、デコード部２４とを備える。 - 特許庁

the number of clock ticks that a microprocessor takes to decode and carry out an instruction after it has been fetched from memory. 例文帳に追加

ある命令がメモリーから取得されたあと, マイクロプロセッサーが解釈, 実行するのに必要なクロックの刻みの数 - 研究社 英和コンピューター用語辞典

A simulator (simulation apparatus 10) includes: an instruction change notification part 1211 which, when the contents of a memory are rewritten and the contents are an instruction, sets a change flag in a decode cache of the corresponding instruction; and an execution simulation part 123 for detecting whether the change flag exists in the decode cache during execution of the instruction, and when the change flag exists, performing re-fetch and decoding.例文帳に追加

シミュレータ（シミュレーション装置）は、メモリが書き換えられ、その内容が命令であれば、該当する命令のデコード・キャッシュに変更フラグを立てる命令変更通知部と、該当命令実行時に、デコード・キャッシュに変更フラグがあるかを検出し、変更フラグがあれば、再フェッチ・デコードを行う実行シミュレーション部を有する。 - 特許庁

When receiving an instruction of magnification of a display image from an image device 13, a control circuit 12 gives a magnification instruction only to a video decoder 8 and outputs a decode instruction denoting a usual size without outputting a magnification instruction to a sub picture decoder 9.例文帳に追加

入力装置１３より表示画像の拡大が指示されると、制御回路１２はビデオデコーダ８にのみ拡大指示を出し、サブピクチャデコーダ９には拡大指示は出さず通常の大きさでのデコード指示を出したままにする。 - 特許庁

An interruption controlling part 104 is controlled by a sleep instruction detecting part 109, and when the instruction decoded by the instruction decode part 107 is the sleep transition instruction, interruption is permitted after the sleep transition.例文帳に追加

割り込み制御部１０４は、スリープ命令検出部１０９により制御され、命令デコード部１０７で解読した命令がスリープ移行命令である場合スリープ移行後に割り込みを許可することにより上記課題を解決する。 - 特許庁

Concerning a digital signal processor for performing pipeline processing divided into three stages of an instruction fetch cycle, an instruction decode cycle and an instruction execute cycle, when decoding a conditional executing instruction through an instruction decoder 14, the value of a register A is put on a data bus while estimating the matching of conditions.例文帳に追加

命令フェッチサイクルと命令デコードサイクルと命令実行サイクルの３段階のステージに分かれたパイプライン処理を行うデジタルシグナルプロセッサにおいて、命令デコーダ１４で条件実行命令をデコードする際には、条件が一致することを想定してレジスタＡの値をデータバス上にのせる。 - 特許庁

Processing devices of the system can decode document-processing instruction(s) embedded in the machine-readable data and then optionally execute at least part of the instruction automatically.例文帳に追加

システムの処理装置は、機械可読データに埋め込まれた文書処理命令をデコードし、次いで、任意的に、命令の少なくとも一部を自動的に実行することができる。 - 特許庁

A decoding circuit of a microprocessor related to this application is so structured as to decode a fault-tolerant version of an instruction and a non-fault-tolerant version of an instruction distinctly from each other.例文帳に追加

本発明にかかるマイクロプロセッサの復号回路は、命令のフォールトトレラントバージョンと命令の非フォールトトレラントバージョンとを互いから区別して復号化するように構成される。 - 特許庁

A program is stored in a ROM 12, control/operation means 20 and 32 fetch an instruction by sequentially accessing series of addresses of the program, decode this instruction and perform sequential processing on the basis of the decoded instruction.例文帳に追加

ＲＯＭ１２にはプログラムが格納され、制御／演算手段（２０、３２）はプログラムの一連のアドレスに逐次アクセスして命令を取り込み、該命令を解読してその解読命令に基づいて逐次処理を行う。 - 特許庁

To provide a device for contracting extended instruction words, where fetch and decode of common instruction words are executed, and extended instruction words can be processed simultaneously, thereby heightening efficiency of a CPU and program.例文帳に追加

一般命令語のフェッチ及びデコードを遂行すると同時に拡張命令語を処理することができ、これにより、中央処理装置の効率及びプログラムの効率を増大させる拡張命令語縮約装置を提供する。 - 特許庁

The microprocessor is provided with a queue selector outputting a 16 bit instruction code to be decoded according to a first selecting signal, and a first decoder to decode a selected instruction code.例文帳に追加

第一の選択信号に従って、デコードすべき１６ビット命令コードを選択して出力するキューセレクタと、選択された命令コードをデコードする第一のデコーダとを備える。 - 特許庁

A decode processing section 6 performs decoding processing and detects an error in decoding, and delivers error information in decoding to a determination instruction section 9.例文帳に追加

デコード処理部６は、デコード処理を行うと共にデコード時エラーの検出を行い、デコード時エラー情報を判定指示部９に渡す。 - 特許庁

A decoder is operable to decode a data processing instruction identifying a lane size being a multiple of a data element size, and the data element size.例文帳に追加

デコーダは、データ要素サイズの倍数であるレーンサイズとデータ要素サイズとを識別するデータ処理命令を復号することができる。 - 特許庁

The first and second decoders are connected to the pipeline to decode register identifiers related to an instruction being processed in the pipeline.例文帳に追加

第１および第２のデコーダはパイプラインに結合され、パイプラインによって処理されている命令に関連するレジスタ識別子を復号化する。 - 特許庁

A decoder can decode a data processing instruction for identifying a lane size that is the magnification of the data element size from the data element size.例文帳に追加

デコーダは、データ要素サイズの倍数であるレーンサイズとデータ要素サイズとを識別するデータ処理命令を復号することができる。 - 特許庁

When a decode start instruction is made in timing Ta, the picture P3 is displayed in the timing T11 by the first transfer S3 (1) and even when the decode start instruction is delayed in timing Tb, the picture P3 can be displayed in the timing T12 by the transfer S3 (2).例文帳に追加

よって、デコード開始命令がタイミングＴａで出された場合は、転送Ｓ３（１）によりタイミングＴ１１でピクチャＰ３が表示できるとともに、デコード開始命令が遅れてタイミングＴｂで出された場合であっても、転送Ｓ３（２）によりタイミングＴ１２でピクチャＰ３が表示できる。 - 特許庁

A second decoder to decode the 32 bit instruction code is provided and when the second selecting signal is enable, the decoded result of the second decoder is selected.例文帳に追加

３２ビット命令コードをデコードする第二のデコーダを設け、第二の選択信号がイネーブルの時には第二のデコーダのデコード結果を選択する。 - 特許庁

The first and second decoders are connected to the pipeline to decode register identifiers related to an instruction being processed in the pipeline.例文帳に追加

第１のデコーダおよび第２のデコーダはパイプラインに結合され、パイプラインによって処理されている命令に関連するレジスタ識別子を復号化する。 - 特許庁

To solve such a problem that when an instruction is directly edited by a memory window or the like of a debugger in a conventional simulator (simulation apparatus), the edited contents may be made different from the contents of a decode cache and a correct instruction cannot be executed.例文帳に追加

従来技術のシミュレータ（シミュレーション装置）では、命令がデバッガのメモリウィンドウなどで直接編集された場合、デコード・キャッシュの内容と異なってしまい、正しい命令の実行が行えない。 - 特許庁

Upon the receipt of an interference request, an instruction decode section 5 loads a corresponding interruption processing program from an external FROM via an FROM interface.例文帳に追加

命令デコード部５は、割り込み要求があると、対応する割り込み処理プログラムをＦＲＯＭインタフェース７を介して外部のＦＲＯＭからロードする。 - 特許庁

When instruction decoders 409a-409c decode a branching instruction, high-order 29 bits of a PC relative value contained in this branching instruction are sent to a host PC computing element 411 and low-order 3 bits of the PC relative value are sent to a slave PC computing element 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

To provide an instruction decoder capable of operating only an instruction decode block selected according to need, evading operation of the entire instruction decoding circuit and reducing power consumption of the entire device by miniaturization of circuit scale.例文帳に追加

必要に応じて選択された命令デコードブロックだけを動作させることができ、命令デコード回路全体が動作することを回避するとともに、回路規模の縮小化により、装置全体の消費電力を削減することができる命令デコード装置を提供する。 - 特許庁

When instruction decoders 409a-409c decode a branch instruction, the upper 29 bits of a PC relative value included in the branch instruction are transmitted to an upper priority PC arithmetic unit 411, and the lower 3 bits of the PC relative value are transmitted to a lower priority PC arithmetic unit 405.例文帳に追加

命令デコーダ４０９ａ〜４０９ｃが分岐命令をデコードすると、当該該分岐命令に含まれるＰＣ相対値の上位２９ビットが上位ＰＣ演算器４１１に送られ、ＰＣ相対値の下位３ビットが下位ＰＣ演算器４０５に送られる。 - 特許庁

The video decoder 36 reads new still picture data from the still picture information stored in the RAM 38 every time the still picture changeover instruction section 72 outputs a prescribed switching instruction to apply prescribed decode processing to the still picture data.例文帳に追加

ビデオデコーダ３６は、静止画切替指示部７２から所定の切替指示が出力される毎に、ＲＡＭ３８に格納された静止画情報の中から、新たな静止画データを読み出して所定のデコード処理を行う。 - 特許庁

When receiving a decode start instruction 22 from a decoding start instruction generating section 14, an image decoding section 12 starts decoding a bit stream by one picture and outputs a decoding end notice 23 when the decoding is finished.例文帳に追加

画像復号化部１２は、復号開始命令発生部１４から復号開始命令２２を入力すると、１ピクチャ分のビットストリームの復号化を開始し、復号化が完了すると復号完了通知２３を出力する。 - 特許庁