「instruction decoder」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A mode set instruction is decoded to a control signal SE by an instruction decoder 52.例文帳に追加

モード設定命令は命令デコーダ５２によって制御信号ＳＥにデコードされる。 - 特許庁

A CABAC Bin decoding instruction is decoded by a coprocessor instruction decoder 310.例文帳に追加

ＣＡＢＡＣのＢｉｎ復号命令はコプロセッサ命令デコーダ３１０によりデコードされる。 - 特許庁

An instruction decoder 34 generates a selection signal for a selector 33 according to the instruction signal.例文帳に追加

命令デコーダ３４は、その命令信号に応じて、セレクタ３３のセレクト信号を発生する。 - 特許庁

When the instruction is the output instruction, the instruction decoder 9 sets predetermined output data in a predetermined address of an output register 5.例文帳に追加

また、出力命令の場合、指定される出力レジスタ５のアドレスに、指定される出力データを設定する。 - 特許庁

While the instruction execution of the stored instruction string is repeated, the instruction of the instruction string is supplied from the instruction buffer to the instruction decoder, and when the instruction execution of the instruction string is stopped, the storage of the instruction column is released.例文帳に追加

保持した命令列の命令実行が繰り返される間は当該命令列の命令を命令バッファから命令デコーダに供給し、当該命令列の命令実行から抜けるとき当該命令列の保持を解除する。 - 特許庁

The CPU 25 inputs a B_6 picture to the decoder on the basis of the instruction 205 and transmits a decoding start instruction of the input picture and a display start instruction for updating an output frame of the decoder into a succeeding B_10 picture to the decoder.例文帳に追加

命令２０５に基づき、デコーダＢ_6ピクチャが入力され、入力ピクチャの復号化開始命令と、出力フレームを次のＢ_10ピクチャに更新する表示開始命令とが送信される。 - 特許庁

A bit plane instruction discrimination section 106 of an instruction decoder section 102 discriminates whether or not an instruction is a bit plane processing arithmetic instruction with respect to an image.例文帳に追加

画像に関するビットプレーン化演算命令であるか否かを命令デコーダ部１０２のビットプレーン命令判別部１０６で判断する。 - 特許庁

An instruction decoder 15 decodes a plurality of instruction codes converted by the conversion table 13.例文帳に追加

命令デコーダ１５は、変換テーブル１３によって変換された複数の命令コードをデコードする。 - 特許庁

The instruction code read is decoded by an instruction decoder 150 and executed by an internal unit 160.例文帳に追加

読み出された命令コードは、命令デコーダ１５０で解読され、内部ユニット１６０で実行される。 - 特許庁

The instruction decoder 4 which receives the arbitration signal 13 interrupts an instruction which is being executed at present, and transfers the use right of an executing unit 5 to a serial instruction decoder 11.例文帳に追加

調停信号１３を受けた命令デコーダ４は現在実行の命令を中断し、実行ユニット５の使用権をシリアル用命令デコーダ１１に委譲する。 - 特許庁

If a VLOOP instruction is decoded with an instruction decoder 103, the loop processing is started, and it is started to accumulate a normal instruction for an instruction buffer 105.例文帳に追加

ＶＬＯＯＰ命令が命令デコーダ１０３によりデコードされると、ループ処理が開始され、命令バッファ１０５に対して通常命令が蓄積され始める。 - 特許庁

A system instruction decoder 113 decodes a system instruction for specifying an operation mode of the processor, which is included neither in the instruction set A nor in the instruction set B.例文帳に追加

システム命令デコーダ１１３は、命令セットＡ及び命令セットＢの何れにも含まれない、プロセッサの動作モードを指定するシステム命令をデコードする。 - 特許庁

An instruction set (consisting of an instruction code and a skip condition) fetched to an instruction register 2 is decoded by an instruction decoder, and executed by an execution unit 5.例文帳に追加

命令レジスタ２に取り込んだ命令セット（命令コードおよびスキップ条件ビットからなる）の命令コードを命令デコーダでデコードして、実行ユニット５で実行する。 - 特許庁

An order tag issue part 2310 attach an order tag to an instruction decoded by an instruction decoder 151.例文帳に追加

順序タグ発行部２１０は、命令デコーダ１５１によりデコードされた命令に順序タグを添付する。 - 特許庁

An instruction decoder 18 analyzes an instruction processed by a CPU 13a by monitoring the contents of a bus 13g.例文帳に追加

命令デコーダ１８は、バス１３ｇの内容を監視してＣＰＵ１３ａが処理する命令を解析する。 - 特許庁

The instruction decoder decodes a very long instruction fetched from the use memory banks to be used in the next cycle.例文帳に追加

命令デコータは、次サイクルで使われる使用メモリバンクからフェッチされる超長命令をデコードする。 - 特許庁

An instruction decoder 13 decodes an instruction into an operation code and sends it to a scalar request count calculation part 42.例文帳に追加

命令デコーダ１３で命令をデコードして得られるオペコードをスカラリクエスト数計算部４２に送信する。 - 特許庁

An instruction decoder 12 decodes an instruction code of an instruction register 11 in a predetermined timing, and sends it to a capture controller 14.例文帳に追加

命令デコード手段１２は、所定のタイミングに従って命令レジスタ１１の命令コードを復号し、キャプチャ制御手段１４へ送る。 - 特許庁

The processor 1 includes an instruction decoder CTRL which classifies the executable instructions into four instruction types of M type instruction, R type instruction, J type instruction, and B type instruction based on the content of processing to be performed according to the instructions.例文帳に追加

プロセッサ１は、命令に応じて行われる処理の内容に基づいて、実行可能な命令を、Ｍタイプ命令、Ｒタイプ命令、Ｊタイプ命令、Ｂタイプ命令の４つの命令タイプに分類する命令デコーダCTRLを備える。 - 特許庁

An instruction decoder 62 reads the instruction code stored in the instruction buffer 52, and decodes it, and applies a control signal for executing the decoded instruction to the shader 30.例文帳に追加

命令デコーダ６２は、命令バッファ５２に保持された命令コードを読み出し、デコードし、デコードされた命令を実行するための制御信号をシェーダ３０に与える。 - 特許庁

In addition, the instruction decoder CTRL stores data stored in a general-purpose register block REG and a parameter in the instruction into corresponding pipeline registers based on the instruction type of the instruction.例文帳に追加

また命令デコーダCTRLは、命令の命令タイプに基づいて汎用レジスタブロックREGに格納されたデータや命令内のパラメータを対応するパイプラインレジスタに格納する。 - 特許庁

The instruction control part is composed of a controller 23, a program counter 24, a program memory 25 and an instruction decoder 26.例文帳に追加

命令制御部は、コントローラ２３、プログラムカウンタ２４、プログラムメモリ２５及びインストラクションデコーダ２６から構成される。 - 特許庁

The instruction decoder 13 executes the specific instruction code to stop a logical operation circuit 14 from operating.例文帳に追加

命令デコーダ１３では、特定命令コードを実行することで、論理演算回路１４の動作を停止させる。 - 特許庁

DECODER AND DECODING METHOD OF INSTRUCTION WORD TO BE USED FOR SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体メモリ装置に用いられる命令語デコーダ及びそのデコーディング方法 - 特許庁

A system controller 60 gives an instruction to an audio decoder 32 and a video decoder 36 to reproduce audio and a still picture.例文帳に追加

システムコントローラ６０は、オーディオデコーダ３２とビデオデコーダ３６に指示を送り、音声および静止画の再生動作を行う。 - 特許庁

This decoder 1 decodes an instruction code, and decides whether or not the instruction code is a memory access instruction to check a frame region being the specific region of a memory.例文帳に追加

デコーダ１は、命令コードをデコードし、メモリの特定領域であるフレーム領域をチェックするメモリアクセス命令であるか否かを判定する。 - 特許庁

When an instruction decoder 102 decodes an instruction, information related with the instruction is registered in a reorder buffer 104 or a reservation station 103.例文帳に追加

命令デコーダ１０２が命令をデコードすると、当該命令に関する情報がリオーダバッファ１０４またはリザベーションステーション１０３に登録される。 - 特許庁

To speedily execute processing relating to an instruction from an instruction device 11 and processing relating to an instruction from a JOG controller 2, by an operation terminal 1 which is connected to the instruction device 11 and connected to a decoder side (a decoder controller 12 and a decoder 13) in a video processing system.例文帳に追加

映像処理システムにおいて指示装置１１と接続されるとともにデコーダ側（デコーダ制御装置１２及びデコーダ１３）と接続された操作端末１において、指示装置１１からの指示に関する処理やＪＯＧコントローラ２からの指示に関する処理を迅速に実行する。 - 特許庁

When receiving an instruction of magnification of a display image from an image device 13, a control circuit 12 gives a magnification instruction only to a video decoder 8 and outputs a decode instruction denoting a usual size without outputting a magnification instruction to a sub picture decoder 9.例文帳に追加

入力装置１３より表示画像の拡大が指示されると、制御回路１２はビデオデコーダ８にのみ拡大指示を出し、サブピクチャデコーダ９には拡大指示は出さず通常の大きさでのデコード指示を出したままにする。 - 特許庁

A decoder part 9 receives the reproduction instruction and reproduces the data, and outputs a reproduction result.例文帳に追加

デコーダ部９は再生指示を受けてデータを再生し、再生結果を出力する。 - 特許庁

The instruction decoder 18 reads a programmable flow control value from a flow control register 38 in response to a marker instruction.例文帳に追加

命令デコーダ１８は、マーカ命令に応答して、フロー制御レジスタ３８からプログラム可能なフロー制御値を読み出す。 - 特許庁

An instruction decoder 3 decodes a watch dog timer initialization instruction to be cyclically executed, and generates an instruction pulse for initializing the number of counts of a counter 1.例文帳に追加

命令デコーダ３が、定期的に実行されるウォッチドッグタイマ初期化命令をデコードし、カウンタ１のカウント数を初期化する命令パルスを生成する。 - 特許庁

A fixed length instruction code following the prefix code is supplied to the decoder of the same pipelines (Pipe1, Pipe2) as that of the decoder of the prefix code.例文帳に追加

プレフィックスコードの後続の固定長命令コードは、プレフィックスコードのデコーダと同じパイプライン（Ｐｉｐｅ１，Ｐｉｐｅ２）のデコーダに供給される。 - 特許庁

An instruction decoder 105 successively decodes the issued instructions, and on receiving the stop instruction detection indication, interrupts the decoding of the specific instruction and outputs a stop instruction detection report.例文帳に追加

命令デコーダは、発行された命令を順にデコードし、ストップ命令検出指示を受け取った場合、特定命令のデコードを中断し、ストップ命令検出報告を出力する。 - 特許庁

When the instruction decoder 18 detects a store instruction, the comparison circuit 19 compares the data of the internal register 20 written according to the instruction with the data written after the instruction is executed.例文帳に追加

又、比較回路１９は、命令デコーダ１８がストア命令を検出すると、その命令により書き込む内部レジスタ２０のデータと該命令実行後に書き込まれたデータとを比較する。 - 特許庁

A first ROM 25 where branch instruction are stored and a second ROM 26 where operation instructions are stored are provided in parallel, and a branch instruction decoder 27 and an operation instruction decoder 28 are connected to ROMs 25 and 26 respectively.例文帳に追加

分岐命令を記憶する第１ＲＯＭ２５と演算命令を記憶する第２ＲＯＭ２６とを並列に設け、各ＲＯＭ２５、２６に対して分岐命令デコーダ２７及び演算命令デコーダ２８が接続される。 - 特許庁

A data selector 3 reads out a plurality of words for the maximum word length from the leading word of the instruction word and provides the read words to an instruction decoder 4.例文帳に追加

データセレクタ３は、命令語の先頭ワードから最大語長分の複数のワードを読み出して命令デコーダ４に与える。 - 特許庁

A CPU 25 transmits a 1/2 speed instruction 205 to a decoder in the case of e.g., reverse reproduction and the instruction 205 is valid in a timing of a succeeding frame.例文帳に追加

例えばリバース再生時、デコーダに１／２倍速命令２０５が送信され、次のフレームのタイミングで有効とされる。 - 特許庁

In this floating point number arithmetic circuit, an instruction with a W bit width is supplied from a memory 200 through a load store unit 110 to an instruction decoder 120.例文帳に追加

Ｗビット幅の命令はメモリ２００からロードストアユニット１１０を介して命令デコーダ１２０に供給される。 - 特許庁

In accordance with the instruction, a line switching processing part 10 transmits decoder information indicating a change from a decoder 6 being used at present to a decoder 7 and a connection request, so that communication using the decoder 7 is established.例文帳に追加

これに応じて回線切替処理部１０は、現在使用しているデコーダ６から７に変更することを示すデコーダ情報及び接続要求を送信し、これによりデコーダ７を用いる通信が確立される。 - 特許庁

A system instruction execution control part 114 sets the value of an instruction mode register 115 on receiving the decode result of the system instruction decoder 113 decoding an instruction requesting switching of the instruction sets, and an instruction set switching part 112 selects an instruction set to be used on the basis of the value of the instruction mode register 115.例文帳に追加

システム命令実行制御１１４は、命令セットの切り替えを要求する命令をデコードしたシステム命令デコーダ１１３のデコード結果を受けて命令モードレジスタ１１５の値を設定し、命令セット切替部１１２は、命令モードレジスタ１１５の値に基づいて、使用する命令セットを選択する。 - 特許庁

This instruction code decoding device is provided with an AND circuit 5 and a flip-flop 6 and an inverter 19 as a control signal generating means, and an instruction map selection signal 15 is generated as a control signal for switching an instruction decoder 21 and an instruction decoder 22 by the control signal generating means.例文帳に追加

制御信号生成手段としてＡＮＤ回路５とフリップフロップ６とインバータ１９とを設け、制御信号生成手段において、命令デコーダ２１と命令デコーダ２２とを切り替える為の制御信号として命令マップ選択信号１５を生成する。 - 特許庁

When the instruction decoder 18 detects a load instruction, a comparison circuit 19 compares data read out according to the instruction with data input in an internal register 20 of the CPU 13a after the instruction is executed.例文帳に追加

比較回路１９は、命令デコーダ１８がロード命令を検出すると、その命令により読み出すデータと該命令実行後にＣＰＵ１３ａの内部レジスタ２０に読み込まれたデータとを比較する。 - 特許庁

A memory/operation control part 5 executes an operation in accordance with decode results obtained by the instruction decoder 3.例文帳に追加

メモリ／演算制御部５は、命令デコーダ３によるデコード結果に応じて演算を実行する。 - 特許庁

When the branching instruction of event wait is detected, a decoder 110 asserts a signal DNO-PRD.例文帳に追加

デコーダ１１０は、事象待ちの分岐命令を検出すると、信号ＤＮＯ ＰＲＤをアサートする。 - 特許庁