「instruction prefetch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

POWER EFFICIENT INSTRUCTION PREFETCH MECHANISM例文帳に追加

電力的に効率的な命令プリフェッチ機構 - 特許庁

COMPUTER SYSTEM PROVIDED WITH INSTRUCTION PREFETCH MECHANISM例文帳に追加

命令プリフェッチ機構を具備する計算機システム - 特許庁

METHOD FOR GENERATING PREFETCH INSTRUCTION, COMPILER, AND PROGRAM例文帳に追加

プリフェッチ命令生成方法、コンパイラ、及びプログラム - 特許庁

INSTRUCTION PREFETCH METHOD FOR CACHE CONTROL AND SYSTEM例文帳に追加

キャッシュ制御の命令プリフェッチ方法及びシステム - 特許庁

An instruction executing unit 1 reads a prefetch instruction from an instruction cache 2 and a prefetch object address is reported to a precfetch mechanism 6 and a data cache 3.例文帳に追加

命令実行ユニット１は、命令キャッシュ２からprefetch命令を読み出して、プリフェッチ対象アドレスがプリフェッチ機構６及びデータキャッシュ３に伝えられる。 - 特許庁

To provide an instruction prefetch apparatus capable of starting the prefetch of a branch target instruction without depending on the detection of a branch instruction; and an instruction prefetch method for branch target instructions.例文帳に追加

分岐命令の検出に依存せずに分岐先命令のプリフェッチを開始することが可能な命令プリフェッチ装置及び分岐先命令の命令プリフェッチ方法を提供する。 - 特許庁

To improve throughput by averaging penalty due to next-line prefetch for instruction prefetch.例文帳に追加

命令プリフェッチのためのネクストライン・プリフェッチによるペナルティを平均化して、スループットを改善する。 - 特許庁

In some embodiments, prefetch logic receives a prefetch hint associated with a load instruction.例文帳に追加

一部の実施形態において、プリフェッチロジックはロード命令に関するプリフェッチヒントを受信する。 - 特許庁

The receiving means receives a readout instruction with prefetch.例文帳に追加

受付手段は、プリフェッチ付きの読出命令を受け付ける。 - 特許庁

The instruction executing unit 1 only sends the prefetch address to the prefetch mechanism to end processing of cache prefetch, then processing of the next instruction is started.例文帳に追加

命令実行ユニット１はプリフェッチアドレスをプリフェッチ機構６に渡すだけで、キャッシュプリフェッチの処理を終了して次の命令の処理を開始する。 - 特許庁

A mode change instruction detection part 225 detects the instruction to change a mode of the prefetch size of the prefetch buffer 210.例文帳に追加

モード切替指示検出部２２５はプリフェッチバッファ２１０におけるプリフェッチサイズのモードを切り替える指示を検出する。 - 特許庁

The execution unit executes a first prefetch start instruction inserted before prescribed process in a program, and outputs a second prefetch start instruction including prefetch object area information to the multiblock prefetch control part.例文帳に追加

そして、実行ユニットは、プログラム内の所定の処理の前に挿入された第1prefetch開始命令を実行し、プリフェッチ対象領域情報を含む第2prefetch開始命令をマルチブロックプリフェッチ制御部に出力する。 - 特許庁

A prefetch control circuit (104), when branching is performed by the branch instruction, fetches the branch destination instruction into the prefetch buffer; and when branching is not performed, ignores the branch destination instruction.例文帳に追加

プリフェッチ制御回路（１０４）は、分岐命令により分岐した場合に分岐先命令をプリフェッチバッファに取り込み、分岐しなかった場合は無視する。 - 特許庁

The victim cache receives an instruction from the L0 cache and the prefetch cache receives an instruction from the L1 cache.例文帳に追加

ビクティムキャッシュはＬ０キャッシュから、プリフェッチキャッシュはＬ１キャッシュから命令を受け取る。 - 特許庁

DEVICE AND METHOD FOR CONTROLLING INSTRUCTION PREFETCH QUANTITY OF MICROPROCESSOR例文帳に追加

マイクロプロセッサの命令プリフェッチ量制御のための装置および方法 - 特許庁

The address of a target instruction contained in a second part of the conditioned prefetch instruction is specified.例文帳に追加

つづいて、条件付プリフェッチ命令の第２部分に含まれる、ターゲット命令のアドレスを特定する。 - 特許庁

In a microprocessor, a prefetch buffer 6 stores an instruction prefetched from an SDRAM 2.例文帳に追加

プリフェッチバッファ６は、ＳＤＲＡＭ２からプリフェッチした命令を格納する。 - 特許庁

For example, an instruction address whose instruction prefetch timing is detected and the number of times of the execution of a predetermined instruction type are set.例文帳に追加

例えば、命令プリフェッチタイミングを検出すべき命令アドレスや、所定の命令タイプの実行回数が設定される。 - 特許庁

When the flag bit indicates to perform the cache hit check and a prefetch instruction is received, the prefetch instruction is extended to perform the cache hit check.例文帳に追加

そして、キャッシュヒットチェックを実行する旨が記憶されており、かつ、プリフェッチ命令を受信した場合に、プリフェッチ命令を拡張してキャッシュヒットチェック処理を実行する。 - 特許庁

A new instruction fetch will occur whenever prefetch register b is invalid. 例文帳に追加

先取りレジスタbが無効である時はいつでも、新しい命令取出しが起きるだろう。 - コンピューター用語辞典

The storage device which has received the instruction of prefetch reads the designated data on a cache memory.例文帳に追加

プリフェッチの指示を受けた記憶装置は、指定されたデータをキャッシュメモリ上に読み出す。 - 特許庁

To effectively improve the performance of an information processor by a software prefetch instruction.例文帳に追加

ソフトウェアプリフェッチ命令による情報処理装置の性能の向上を効果的に図る。 - 特許庁

An information processor is provided, which has a prefetch buffer (103) for fetching an instruction with a width more than twice the instruction length and for storing the prefetched instruction; a decoder (105) for decoding the instruction stored in the prefetch buffer; and a computing element (107) for executing a decoded instruction.例文帳に追加

命令長の２倍以上の幅で命令を取り込み、プリフェッチした命令を蓄えておくプリフェッチバッファ（１０３）と、プリフェッチバッファに蓄えられた命令をデコードするためのデコーダ（１０５）と、デコードされた命令を実行するための演算器（１０７）とを有する情報処理装置が提供される。 - 特許庁

Pipelining is combined with instruction prefetch in an attempt to keep the pipeline busy. 例文帳に追加

パイプライン方式は,パイプラインを使用中のままにする目的で,命令先取りと組み合わされる． - コンピューター用語辞典

When an instruction that may generate discontinuity is present in a sequence of instruction execution, a deliberate phantom entry is generated and an instruction prefetch is allowed to be executed for it.例文帳に追加

また、命令実行のシーケンスに不連続を生じるような命令があった場合には、故意のファントムエントリを生成し、これについて、命令プリフェッチをおこなえるようにする。 - 特許庁

When there is an instruction causing discontinuity in a sequence of executing the instruction, the phantom entry is deliberately produced and allowed to perform an instruction prefetch.例文帳に追加

また、命令実行のシーケンスに不連続を生じるような命令があった場合には、故意のファントムエントリを生成し、これについて、命令プリフェッチをおこなえるようにする。 - 特許庁

To give an index for correcting the inserting position of a prefetch instruction to a user who creates a program.例文帳に追加

プログラムを作成するユーザにプリフェッチ命令の挿入位置を修正するための指標を与えること。 - 特許庁

Prediction regarding a branch condition is used to speculatively prefetch and load an instruction.例文帳に追加

分岐条件に関する予測は、必要に応じて命令を投機的にプリフェッチし、ロードするのに使用される。 - 特許庁

In the case of a cache hit, the prefetch mechanism 6 and the data cache 3 do not execute anything to end instruction processing.例文帳に追加

キャッシュヒットの場合はプリフェッチ機構６及びデータキャッシュ３は何もせず命令処理を終了する。 - 特許庁

Each prefetch buffer has a tag register for storing branch addresses and a data register for storing instruction data.例文帳に追加

各プリフェッチバッファは、分岐アドレスを格納するタグレジスタおよび命令データを格納するデータレジスタを有する。 - 特許庁

To provide an arithmetic processor of high performance for preventing the flash of a prefetch queue or instruction register.例文帳に追加

プリフェッチキューのフラッシュやインストラクションレジスタのフラッシュを防ぎ、ハイパフォーマンスの演算処理装置を提供する。 - 特許庁

To prevent reduction in performance of a processor by preventing generation of an unnecessary instruction prefetch request or the like.例文帳に追加

不要な命令プリフェッチ要求などの発生を抑止し、プロセッサの性能低下を防止することを課題とする。 - 特許庁

A detection state setting section 520 sets the execution state of a program of which the instruction prefetch timing is detected.例文帳に追加

検出状態設定部５２０は命令プリフェッチタイミングを検出すべきプログラムの実行状態を設定する。 - 特許庁

The reading section 350 prefetches a prescribed amount of data following the data whose transfer is requested by receiving the prefetch instruction.例文帳に追加

読出部３５０は、先読み指示を受けて、転送要求されたデータに後続する所定量のデータを先読みする。 - 特許庁

To simplify the constitution of a instruction prefetch from a processing program which has nearly no loop instruction and in which instructions are arranged in linear successive addresses.例文帳に追加

ループ命令が殆ど存在せず専らリニアな連続アドレスに命令が配置された処理プログラムを対象とした命令プリフェッチの構成を簡素化する。 - 特許庁

A value contained in a first part of a conditioned prefetch instruction associated with a branch instruction making a CPU 102 execute branch operation is specified.例文帳に追加

ＣＰＵ１０２に分岐動作を実行させる分岐命令と関連づけられた条件付プリフェッチ命令の第１部分に含まれる値を特定する。 - 特許庁

When receiving the second prefetch start instruction, the multiblock prefetch control part specifies a plurality of cache blocks to be transferred on the basis of prefetch object area information included in the instruction and the size of the cache blocks, performs scheduling so as to transfer the plurality of cache blocks within an execution time of a prescribed process and outputs a transfer instruction.例文帳に追加

また、マルチブロックプリフェッチ制御部は、第2prefetch開始命令を受信した場合、当該命令に含まれるプリフェッチ対象領域情報とキャッシュブロックの大きさとに基づき、転送すべき複数のキャッシュブロックを特定し、複数のキャッシュブロックを所定の処理の実行時間内で転送するようにスケジューリングし、転送指示を出力する。 - 特許庁

To efficiently execute prefetch by minimizing the problem of cache contamination or the like by inserting a prefetch instruction into an instruction stream based on execution time information in an arithmetic processor equipped with a cache memory.例文帳に追加

キャッシュメモリを備えた演算処理装置において、実行時情報に基づいてプリフェッチ命令を命令ストリーム中に挿入することにより、キャッシュ汚染等の問題を最小限に抑制しつつ効率的にプリフェッチを実行する。 - 特許庁

An instruction prefetch timing detection section 530 compares the current execution state of the program and execution state of the program set in the detection state setting section 520, and detects the instruction prefetch timing in the case of match between them.例文帳に追加

命令プリフェッチタイミング検出部５３０は現在のプログラムの実行状態と検出状態設定部５２０に設定されたプログラムの実行状態とを比較して、両者が一致した場合に命令プリフェッチタイミングを検出する。 - 特許庁

A mode change part 227 smoothly changes the prefetch size of the prefetch buffer 210 on condition that the data transfer processing is not being executed when the mode change instruction is detected.例文帳に追加

モード切替部２２７は、モード切替指示が検出された際にデータ転送処理が実行中でなければ、すみやかにプリフェッチバッファ２１０におけるプリフェッチサイズの切替を実行する。 - 特許庁

The reading section 350 prefetches data from the recording medium by receiving the prefetch instruction and writes the prefetched data into the memory device.例文帳に追加

読出部３５０は、先読み指示を受けて記録媒体からデータを先読みし、メモリ装置に先読みしたデータを書き込む。 - 特許庁

Consequently, the performance of the information processor can be improved by effectively using the software prefetch instruction.例文帳に追加

本発明は、これにより、ソフトウェアプリフェッチ命令を効果的に用いて、情報処理装置の性能向上を図ることができる。 - 特許庁

A prefetch instruction defined by an instruction code for designating the fields of a target, count, cache level, flash, and trace is inserted into a location in a program preceded by an instruction to be prefetched.例文帳に追加

ターゲット、カウント、キャッシュレベル、フラッシュおよびトレースのフィールドを指定する命令コードによって定義されるプリフェッチ命令は、プリフェッチされる命令に先行するプログラム中のロケーションに挿入される。 - 特許庁

To reduce main storage access latency and to improve system performance when a load instruction processed by instruction processors brings about a data cache error before the request of leading prefetch instruction is completed.例文帳に追加

先行するプリフェッチ命令の要求が完了する前に、命令プロセッサが処理したロード命令がデータキャッシュミスを起こした場合に、主記憶アクセスレイテンシを軽減し、システム性能を向上させる。 - 特許庁

In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.例文帳に追加

キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁