「layout analysis」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Thereby, the circuit design, the layout design and the result of signal analysis are displayed simultaneously, and the above mentioned problem is solved.例文帳に追加

よって、回路設計、レイアウト設計及び信号解析の結果を同時に表示でき、上記課題を解決できる。 - 特許庁

To provide a method and a system for judging relativeness between images of the page based on the analysis of a link and a page layout.例文帳に追加

リンクとページレイアウトの分析に基づいてページのイメージ間の関連性を判定する方法およびシステムを提供する。 - 特許庁

A document analysis unit 101 prepares a model of a section based on the layout constitution of the section constituting the structured document.例文帳に追加

文書解析部１０１は、構造化文書を構成するセクションのレイアウト構成に基づいて、セクションのモデルを作成する。 - 特許庁

An attribute determination means 325 inputs layout analysis information M07 and determines attributes of the component of the image data.例文帳に追加

属性判定手段３２５は、レイアウト解析情報Ｍ０７を入力し画像データの構成要素の属性を判定する。 - 特許庁

Script files defining the layout information of each of the images are stored in the memory card 28, and the layout information is analyzed and the images read by the scanner section 2 are printed as a layout in predetermined positions on the basis of a result of analysis.例文帳に追加

そのメモリカード２８には、各画像のレイアウト情報を定義したスクリプトファイルが記憶されており、該レイアウト情報が解析されその解析結果に基づいて、スキャナ部２が読み取った画像が所定の位置にレイアウト印刷される。 - 特許庁

The control apparatus for an analysis apparatus is designed so that the layout or the display manner of operation windows on the display can be set for each event concerning the analysis proceeding state or apparatus state such as start/completion of a serial analysis, start/completion of an analysis of one sample, occurrence of an error, or occurrence of warning.例文帳に追加

連続分析開始・終了、１つの試料に対する分析の開始・終了、エラー発生、警告発生などの分析進行状態や装置状態を示すイベント毎に、操作ウインドウのレイアウトや画面上での表示状態を設定できるようにする。 - 特許庁

A basic layout analysis section 14 acquires results of the rendering, refers the arrangement of document description elements, groups the document description elements arranged parallel in a certain direction, and analyzes the layout.例文帳に追加

基本レイアウト解析部１４は、レンダリング結果を取得し、文書記述要素の配置を参照し、一定の方向に並置された文書記述要素をグループ化しレイアウトを解析する。 - 特許庁

To drastically reduce violation in timing analysis after a layout design to drastically reduce a period of layout correction in a logic circuit and a rework of a logic design stage.例文帳に追加

レイアウト設計後のタイミング解析における違反を大幅に削減し、論理回路におけるレイアウト修正の期間、および論理設計段階への手戻り回数を大幅に削減する。 - 特許庁

The failure analysis device 10 comprises: an inspection information acquisition section 11 for acquiring the fail observation image P2 of the semiconductor device; a layout information acquisition section 12 for acquiring layout information; and a failure analysis section 13 for analyzing fail.例文帳に追加

半導体デバイスの不良観察画像Ｐ２を取得する検査情報取得部１１と、レイアウト情報を取得するレイアウト情報取得部１２と、不良解析を行う不良解析部１３とによって不良解析装置１０を構成する。 - 特許庁

The failure analysis device 10 comprises: an inspection information acquisition section 11 for acquiring the failure observation image P2 of the semiconductor device; a layout information acquisition section 12 for acquiring layout information; and a failure analysis section 13 for analyzing failure.例文帳に追加

半導体デバイスの不良観察画像Ｐ２を取得する検査情報取得部１１と、レイアウト情報を取得するレイアウト情報取得部１２と、不良解析を行う不良解析部１３とによって不良解析装置１０を構成する。 - 特許庁

The failure analysis apparatus 10 comprises an inspection information acquisition section 11 for acquiring at least a pattern image P1 of the semiconductor device, a layout information acquisition section 12 for acquiring a layout image P3, a failure analysis section 13 for the analysis of a failure of the semiconductor device, and an analysis screen display control section 14 for allowing a display device 40 to display information on the failure analysis.例文帳に追加

半導体デバイスのパターン画像Ｐ１を少なくとも取得する検査情報取得部１１と、レイアウト画像Ｐ３を取得するレイアウト情報取得部１２と、半導体デバイスの不良についての解析を行う不良解析部１３と、不良解析についての情報を表示装置４０に表示させる解析画面表示制御部１４とによって不良解析装置１０を構成する。 - 特許庁

Further, the multi-level image data are binarized by a binary image output unit 2,104, and layout analysis is performed on the basis of the binarized image.例文帳に追加

また、多値画像データは二値画像出力部２１０４で二値化され、この二値化画像に基づいてレイアウト解析が行われる。 - 特許庁

Consequently, desired area division results can be attained resulting in high efficiency and high precision layout analysis processing.例文帳に追加

これにより、所望の領域分割結果を得られるようになり、レイアウト解析処理の高効率化と高精度化を図ることができる。 - 特許庁

The multi-value image data is threshold processed by a binary image outputting part 104, and a layout analysis is performed on the basis of the binary image.例文帳に追加

また、多値画像データは二値画像出力部１０４で二値化され、この二値化画像に基づいてレイアウト解析が行われる。 - 特許庁

A layout analysis means 22 acquires layout information showing the layout of components configuring the respective pages of the document by analyzing the image expressed by the image data, and extracts a text area where texts spatially continue in a page.例文帳に追加

レイアウト解析手段２２が、画像データで表される画像を解析することによって文書の各ページを構成する構成要素のレイアウトを表すレイアウト情報を取得し、ページ内で文章が空間的に連続している文章領域を抽出する。 - 特許庁

A layout analysis unit 103 analyzes an attribute of each area in a document image accumulated in an image accumulation unit 102, and a character size specification unit 104 specifies a character size based on the analysis result.例文帳に追加

レイアウト解析部１０３は、画像蓄積部１０２に蓄積された文書画像の領域毎の属性を解析し、文字サイズ特定部１０４は解析結果を基に文字サイズを特定する。 - 特許庁

The timing analysis system is provided with a first storage section 11A for storing a layout of an integrated circuit having a plurality of transistors, and a processing section 13 for processing the timing analysis.例文帳に追加

タイミング解析システムは、複数のトランジスタを有する集積回路のレイアウトを格納する第１の記憶部１１Ａと、タイミング解析処理を行う処理部１３とを備えている。 - 特許庁

When a ground tint detecting means detects a prescribed dot pattern, the processing range of image damaging processing is changed over and output in accordance with the decipherment permission level of the user and layout analysis information to be obtained from a layout analysis processing means.例文帳に追加

前記地紋検知手段が所定のドットパターンを検知した場合に、使用者の判読許可レベルと前記レイアウト解析処理手段から得られるレイアウト解析情報に応じて、画像毀損処理の処理範囲を切り替えて出力することを特徴とする。 - 特許庁

The processing section 13 includes a layout division section 13A for dividing the layout stored in the first storage section 11A into a plurality of sub-layouts, a timing analysis section 13B for statistically analyzing timings of the each sub-layout, and a data gathering section 13C for gathering the timings of the each sub-layout to decide a timing of the integrated circuit.例文帳に追加

処理部１３は、第１の記憶部１１Ａに格納されているレイアウトを複数のサブレイアウトに分割するレイアウト分割部１３Ａと、各サブレイアウトのタイミングをそれぞれ統計的に解析するタイミング解析部１３Ｂと、各サブレイアウトのタイミングを集積回路のタイミングに集約するデータ集約部１３Ｃとを含む。 - 特許庁

According to analysis results thereof, a print mode input part 17 acquires attribute information about a printer engine part 21, and a layout part 15 uses the attribute information to determine a layout.例文帳に追加

そして、その解析結果に応じて、印刷モード入力部１７において、プリンタエンジン部２１の属性情報が取得され、レイアウト部１５において、その属性情報が用いられてレイアウトが決定される。 - 特許庁

A character region extraction unit 302 extracts a character region by region recognition (layout analysis) from a document image to be an object.例文帳に追加

文字領域抽出部３０２は、対象となる文書画像から領域識別（レイアウト分析）によって文字領域を抽出する。 - 特許庁

Then a rapid shooting sequence determining means 206 determines the sequence of the left/right or upper/lower pages, on the basis of a result of the layout analysis.例文帳に追加

次に、連写順序決定手段２０６がレイアウトの解析結果に基づいて左右または上下のページの順序を定める。 - 特許庁

To provide a layout verification device capable of efficiently carrying out circuit simulation while maintaining the reliability of an analysis result.例文帳に追加

解析結果の信頼性を維持したまま、回路シミュレーションを効率的に実行することができるレイアウト検証装置を提供する。 - 特許庁

METHOD OF TROUBLE ANALYSIS USING LOGIC CIRCUIT DIAGRAM AND LAYOUT DIAGRAM COMPOSED OF ONLY NET LIST OF TROUBLE- TRANSMISSION ESTIMATED ROUTE IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の故障伝搬推定経路のみのネットリストからなる論理回路図及びレイアウト図を用いた故障解析方法 - 特許庁

Relation etc., between a chart area in a document and individual charts as components of the chart area is estimated through layout analysis.例文帳に追加

レイアウト解析により、文書中の図表領域と、その図表領域の構成要素である個々の図表との関係等を推定する。 - 特許庁

The printer 2 applies to the XHTML data a data analysis, printing layout creation, color conversion, rasterizing processing or the like so as to output a print on paper.例文帳に追加

印刷装置２はこのXHTML データに、データ解析、印刷レイアウト生成、色変換、ラスタライズ処理等を施して用紙に印刷出力する。 - 特許庁

NOISE ANALYSIS METHOD, NOISE REDUCTION METHOD, NOISE RESISTANCE IMPROVEMENT METHOD AND LAYOUT DESIGN METHOD IN DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の設計方法におけるノイズ解析方法、ノイズ低減方法、ノイズ耐性向上方法およびレイアウト設計方法 - 特許庁

The failure analysis device 10 comprises: an inspection information acquisition section 11 for acquiring the failure observation image P2 of the semiconductor device; a layout information acquisition section 12 for acquiring layout information; and a failure analysis section 13 for analyzing failure in the semiconductor device.例文帳に追加

半導体デバイスの不良観察画像Ｐ２を取得する検査情報取得部１１と、レイアウト情報を取得するレイアウト情報取得部１２と、半導体デバイスの不良についての解析を行う不良解析部１３とによって不良解析装置１０を構成する。 - 特許庁

To provide a noise analysis system and a noise analysis method for automatically detecting a position having risk of generating malfunction due to cross talk noise on a layout pattern of a large-scale integrated circuit.例文帳に追加

大規模集積回路のレイアウトパターンについて、自動的にクロストークノイズによる誤作動が発生する危険性がある箇所を検出するノイズ解析システム、及びノイズ解析方法を提供する。 - 特許庁

To reduce crosstalk with changes within a smaller-scale range by changing timings based on a crosstalk analysis in the layout of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウトにおいて、クロストーク解析に基づくタイミング変更を、より小規模な範囲の変更で実施可能にする。 - 特許庁

Next, the wiring processing for the scanning path circuit is carried out by means of the wiring processing for the scanning circuit (S105), and a timing analysis processing (S106)/layout timing improvement processing (S107) is then carried out on the basis of the layout information.例文帳に追加

次にスキャン回路配線処理（Ｓ１０５）によってスキャンパス回路の配線処理が行われ以後、レイアウト情報をもとにタイミング解析処理（Ｓ１０６）・レイアウトタイミング改善処理（Ｓ１０７）が行われる。 - 特許庁

When the image forming apparatus receives original image data and instruction for separately forming images of left/right or upper/lower pages of the spread original, a layout analysis means 203 analyzes the layout of the original image.例文帳に追加

原稿画像データが入力され、見開き原稿の左右または上下のページの画像を別々に形成することの指示が入力されたときに、レイアウト解析手段２０３が原稿画像のレイアウトを解析する。 - 特許庁

The failure analyzer 13 sets an analysis area with reference to the failure observation image P2, and also extracts a net which passes through the analysis area of a plurality of nets included in a layout of the semiconductor device.例文帳に追加

不良解析部１３は、不良観察画像Ｐ２を参照して解析領域を設定するとともに、半導体デバイスのレイアウトに含まれる複数のネットについて解析領域を通過するネットを抽出する。 - 特許庁

The text portion or the image portion from the compressed document data is extended; and the text portion or the image portion is arranged and displayed based on the analysis result of the layout information.例文帳に追加

また、圧縮文書データからテキスト部またはイメージ部を伸張し、レイアウト情報の解析結果を元にテキスト部またはイメージ部を配置して表示する。 - 特許庁

Then the layout is decided and the character string analyzed by a context information analysis section 510 is output by a context information output section 512.例文帳に追加

そして、レイアウトが決定され、文脈情報解析部５１０により解析された文字列等が文脈情報出力部５１２により出力される。 - 特許庁

A structure analyzing section 102 conducts the character recognition of a layout in the document image data and stores a recognition result in a structural analysis result database 130.例文帳に追加

構造解析部１０２は、文書画像データ内のレイアウトの文字認識を行って、認識結果を構造解析結果データベース１３０に格納する。 - 特許庁

To provide a fluid feeding pipe network control system which simplifies the preparation of pipe network model layout and analysis data supply to a pipe network element.例文帳に追加

管網モデルレイアウトの作成と管網エレメントに対する解析用データの付与が簡単化された流体供給管網管理システムを提供する。 - 特許庁

To eliminate the need for timing analysis of multiple number of times after modifying and completing a layout and reduce a clock skew, without using a dedicated clock interconnection layer.例文帳に追加

レイアウトの変更及び終了後の複数回のタイミング解析を不要とし、専用のクロック配線層を使用することなく、クロックスキューを削減する。 - 特許庁

When the image forming apparatus 200 receives the MIME data of an image data part which is received continuously after completing the MIME decoding of an Xhtml data part by an MIME decoding part 212, an Xhtml analysis part 213 performs analysis and a layout part 214 determines a print layout on the basis of an analytical result.例文帳に追加

画像形成装置２００においては、ＭＩＭＥデコード部２１２によるＸｈｔｍｌデータ部のＭＩＭＥデコードが完了すると、引き続き受信される画像データ部のＭＩＭＥデータを受信しているときに、Ｘｈｔｍｌ解析部２１３が解析を行い、レイアウト部２１４が、解析結果に基づき印刷レイアウトを決定する。 - 特許庁

To contrive reduction of a layout period by simply inserting the repeater of arbitrary drivability without modifying layout for a node stopped by speed analysis inferiority even after the automatic wiring completion of the layout and enhancing a power gate up to the arbitrary drivability in a semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置において、レイアウトの自動配線終了後でも、スピード解析不良で引っかかったノードに対して、レイアウト変更を行うことなく簡単に任意のドライバビリティのリピータを挿入し、パワーゲートを任意のドライバビリティまで強化することを可能とし、レイアウト期間の短縮化を図る。 - 特許庁

To provide a technique of shortening a TAT of analysis and reducing a burden of an operator by making association of an access to a probing object and a coordinate on layout data easy, in failure analysis of a semiconductor device.例文帳に追加

半導体装置の不良解析において、プロービング対象へのアクセスとレイアウトデータ上の座標との関連付けを容易にして、解析のＴＡＴを短縮すると共に、オペレータへの負担を軽減することができる技術を提供する。 - 特許庁

A display management part 14 performs the editing operation of a character string based on layout information obtained from a layout analysis part 13 and document image data and generates display image data for editing capable of arbitrarily enlarging or reducing a sentence block.例文帳に追加

表示管理部１４は、レイアウト解析部１３より得られるレイアウト情報と文書画像データとをもとに、文字列の編集操作が可能で、かつ文章ブロックを任意に拡大縮小できる編集用の表示画像データを生成する。 - 特許庁

The addition of the physical information, such as placement coordinates, a utilization rate and a voltage drop value, to the instance names of the macro cells enables the understanding of the physical information without reference to layout data to facilitate a simulation analysis and layout data corrections.例文帳に追加

マクロセルのインスタンス名に配置座標、敷詰率、電圧降下値等の物理情報を付与することにより、レイアウトデータを参照することなく物理情報を把握することが可能となり、シミュレーションの解析、レイアウトデータの修正が容易になる。 - 特許庁

This layout design device 200 determines whether a detecting part 202 detects a pair of networks (error network pair) in which an error occurs according to a result of a crosstalk analysis.例文帳に追加

レイアウト設計装置２００は、検出部２０２により、クロストーク解析の結果によりエラーが発生した１対のネット（エラーネット対）が検出されたか否かを判断する。 - 特許庁

To fast generate an approximate model for design change such as parts layout change and an approximate model for an analysis by automatically simplifying an original three-dimensional detailed model.例文帳に追加

オリジナルの三次元詳細モデルを自動的に簡略化して部品レイアウト変更等の設計変更向けの近似モデルと解析向けの近似モデルを高速で生成する。 - 特許庁