「layout cell」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

STANDARD CELL, AND SEMICONDUCTOR INTEGRATED DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加

スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 - 特許庁

LAYOUT METHOD AND APPARATUS FOR LSI ARRANGING CELL WITH TIMING PRIORITY例文帳に追加

タイミング優先でセル配置するＬＳＩのレイアウト方法及びその装置 - 特許庁

LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND CELL FRAME SHARING PROGRAM例文帳に追加

半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 - 特許庁

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged.例文帳に追加

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。 - 特許庁

The possibility of the internal connection is determined in the layout obtained by automatic arrangement, and when there is any possibility of internal connection, the layout cells are replaced with the internal connection type layout cells registered in the layout cell library.例文帳に追加

自動配置で得られたレイアウトにおいて内部接続の可能性を判断し、内部接続の可能性があるときにレイアウトセルライブラリに登録の内部接続型レイアウトセルに置き換える。 - 特許庁

To provide a layout design apparatus and a layout design method capable of automatically selecting a dummy cell usable for a layout design change.例文帳に追加

レイアウト変更に用いるダミーセルを、自動的に選択することのできるレイアウト設計装置およびレイアウト設計方法を提供することを目的とする。 - 特許庁

The automatic layout apparatus generates the layout of a semiconductor apparatus by arranging and wiring cell layout constituted so as to have specific functions.例文帳に追加

自動レイアウト装置は、特定の機能を持つように構成されたセルレイアウトを配置及び配線することで、半導体装置のレイアウトを生成している。 - 特許庁

To significantly reduce the layout area of a memory cell array and to improve a work margin as the memory cell array.例文帳に追加

メモリセルアレイのレイアウト面積を大幅に低減し、かつメモリセルアレイにおける加工マージンを向上させる。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING STANDARD CELL, METHOD FOR DESIGNING LAYOUT STANDARD CELL, AND COMPUTER READABLE RECORDING MEDIUM STORING SOFTWARE FOR DESIGNING LAYOUT例文帳に追加

スタンダードセルを含む半導体集積回路、スタンダードセルのレイアウト設計方法、及びレイアウト設計用ソフトウェアを格納したコンピュータが読取り可能な記録媒体 - 特許庁

CELL LAYOUT GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, GENERATING METHOD OF CELL LAYOUT AND SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURED BY THE SAME METHOD例文帳に追加

半導体集積回路装置のセルレイアウト生成装置、およびセルレイアウトの生成方法、ならびにその方法で製造した半導体集積回路装置 - 特許庁

The layout section 2 generates a cell layout based on the gate level net list 11 and the timing restriction 2 and calculates the number of fan-outs of respective cell and the length of wiring connected to respective cell.例文帳に追加

レイアウト部２は、ゲートレベルネットリスト１１及びタイミング制約１２に基づきセルレイアウトを生成し、それぞれのセルのファンアウト数とセルに接続される配線の長さとを算出する。 - 特許庁

A design layout information storage device 50 stores design layout information comprising the cell arrangement information and the wiring information.例文帳に追加

デザインレイアウト情報記憶装置５０はセル配置情報及び配線情報からなるデザインレイアウト情報を保存する。 - 特許庁

To efficiently design the layout of an LSI by extracting a manually arranged cell and enhancing efficiency in manual cell arrangement in an LSI layout design system concerning LSI layout design.例文帳に追加

ＬＳＩのレイアウト設計において、ＬＳＩレイアウト設計システム上で、手配置するセルの抽出が行えるようにし、セルの手配置の効率を高めることで、ＬＳＩのレイアウト設計を効率化する。 - 特許庁

A library 12 and a layout 14 are provided with a reference cell and a P/N ratio change cell obtained by changing a P/N ratio with respect to the reference cell.例文帳に追加

ライブラリ１２やレイアウト１４は、基準セルと、この基準セルに対し、Ｐ／Ｎ比を変更したＰ／Ｎ比変更セルとを備える。 - 特許庁

The CAM cell uses a (p)-channel transistor as an access transistor for the SRAM cell, to improve efficiency of layout of a cell array.例文帳に追加

ＣＡＭセルは、セルアレイのレイアウトの効率を向上させるためにＳＲＡＭセルに対するアクセストランジスタとしてｐチャネルトランジスタを用いる。 - 特許庁

METHOD FOR DESIGNING LAYOUT OF I/O CELL AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

入出力セルおよび半導体集積回路装置のレイアウト設計方法 - 特許庁

To facilitate a floor plan and cell arrangement by using trial layout results.例文帳に追加

トライアルレイアウトの結果を用いてフロアプランおよびセル配置の容易化を図ること。 - 特許庁

The possibility of wiring congestion is determined in the layout obtained by automatic arrangement, and when there is any possibility of wiring congestion, the layout cells are replaced with the other layout cells with different pin arrangement registered in the layout cell library.例文帳に追加

自動配置で得られたレイアウトにおいて配線混雑の可能性を判断し、配線混雑の可能性があるときにレイアウトセルライブラリに登録のピン配置の異なる別のレイアウトセルに置き換える。 - 特許庁

To provide the layout of the metallic lines of a memory cell for simultaneously removing various constraints relating to the design of a memory cell.例文帳に追加

メモリ・セルの設計に関する種々の制約を同時に叶えるメモリ・セルの金属ラインのレイアウトを提供する。 - 特許庁

Of two or more kinds of standard cells, the cell frame of at least one kind of standard cell is enlarged for automatic layout.例文帳に追加

２種類以上のスタンダードセルの少なくとも、１種類のスタンダードセルのセル枠を拡大し、自動配置を行う。 - 特許庁

The low order layout information and an instance name are fetched in a layout editor tool, and the primitive cells 1 are automatically arrayed based on the low order layout information so that a circuit cell 2 can be formed.例文帳に追加

下位レイアウト情報、およびインスタンス名はレイアウトエディタツールに取り込まれ、該下位レイアウト情報に基づいてプリミティブセル１を自動配列して回路セル２を形成する。 - 特許庁

DEVICE AND METHOD FOR LAYOUT GENERATION, MEDIUM WITH LAYOUT GENERATION PROGRAM STORED THEREIN AND MEDIUM WITH BASIC CELL DATA STORED THEREIN例文帳に追加

レイアウト生成装置、レイアウト生成方法、レイアウト生成プログラムを記録した媒体、および基本セルのデータを記録した媒体 - 特許庁

In the logic library preparation part 202, the layout information of a preparation object cell is acquired by a layout information acquisition part 701.例文帳に追加

論理ライブラリ作成部２０２では、レイアウト情報取得部７０１により作成対象セルのレイアウト情報を取得する。 - 特許庁

BASIC CELL, INTEGRATED CIRCUIT LAYOUT SECTION, INTEGRATED CIRCUIT LAYOUT, INTEGRATED CIRCUIT DEVICE AND METHOD FOR DESIGNING SIGNAL LINE OF INTEGRATED CIRCUIT例文帳に追加

基本セル、集積回路レイアウトセクション、集積回路レイアウト、集積回路デバイスおよび集積回路の信号線を設計する方法 - 特許庁

After setting a layout region 103 of the boundary scan test circuit in an input/output cell 100, the layout of the input/output cell 100 and an inner logic circuit (not shown) is performed.例文帳に追加

入出力セル１００に、バウンダリスキャンテスト回路の配置領域１０３を設定した後、同入出力セル１００や内部論理回路（図示略）のレイアウトを行う。 - 特許庁

Processing unit 1 extracts existing cells composed of the target cell and generates layout information of the said target cell with layout information of the extracted existing cells.例文帳に追加

処理装置１は、目標セルを構成する既存セルを抽出し、抽出された既存セルのレイアウト情報を用いて前記目標セルのレイアウト情報を作成する。 - 特許庁

In a product design step, chip layout data of a product to which the CP pattern (33) is applied is created with reference to the layout of the macro cell of the cell design library (4).例文帳に追加

製品設計段階において、セル設計ライブラリ（４）のマクロ・セルのレイアウトを参照してＣＰパターン（３３）を適用した製品のチップレイアウトデータを作成する。 - 特許庁

Afterwards, high order layout information constituted of coordinate data, cell column numbers, layout order, mirror information and rotation information is inputted to the circuit cell 2 by a circuit graphic editor tool.例文帳に追加

その後、回路図エディタツールにより、回路セル２に対して、座標データ、セル列番号、配置順序、ミラー情報、および回転情報からなる上位レイアウト情報を入力する。 - 特許庁

To provide a fuel cell system with an improved layout, with saved weight and reduced cost.例文帳に追加

燃料電池システムのレイアウト性の向上と軽量化及び低価格化を図る。 - 特許庁

To present a layout which reduces cell area and improves operation characteristics excellently.例文帳に追加

セル面積の縮小及び動作特性の向上に優れたレイアウトを提案する。 - 特許庁

To efficiently design the layout of a macro cell, without increasing the number of placement template.例文帳に追加

配置テンプレートの数を増やすことなく、効率的にマクロセルのレイアウトを設計する。 - 特許庁

By repeating these steps, the layout design of the cell using the robot by the user is executed.例文帳に追加

これを繰り返してユーザによるロボットを用いたセルのレイアウト設計がなされる。 - 特許庁

For example, cell patterns (A) having the same pattern are extracted from layout data.例文帳に追加

レイアウトデータの中から、例えば、同一のパターンを有するセルパターンＡを抽出する。 - 特許庁

LAYOUT CORRECTION/LIBRARY CELL REPLACEMENT MODULE AND EDA TOOL FOR SEMICONDUCTOR DEVICE DESIGN例文帳に追加

レイアウト修正・ライブラリセル置換モジュール及び半導体装置設計用ＥＤＡツール - 特許庁

A layout is made by using a standard cell library and wiring elements for power supply to a cell is present only in the inside of a cell outer frame 18.例文帳に追加

スタンダードセルライブラリを用いてレイアウトし、セルに対する電源供給のための配線要素が、セル外枠１８よりも内部にのみ存在する。 - 特許庁

To reduce a layout area of each cell of a standard cell system or a gate array cell system in a semiconductor integrated circuit including an optical sensor.例文帳に追加

光センサを有する半導体集積回路におけるスタンダードセル方式またはゲートアレイセル方式の各セルのレイアウト面積を低減する。 - 特許庁

Then, when a change of the layout pattern of the cell bench 1 occurs, the corresponding layout pattern is selected by a selection means 2111 from among the plurality of layout patterns read from the layout storage means 2121.例文帳に追加

そして、セル作業台１のレイアウトパターンの変更が生じた場合、選択手段２１１１により、レイアウト記憶手段２１２１から読み出した複数のレイアウトパターンの中から対応するレイアウトパターンが選択される。 - 特許庁

The influence of the code ion implantation of a mask ROM on an adjacent cell is suppressed by devising cell layout.例文帳に追加

マスクＲＯＭのコードイオン注入における隣接セルへの影響をセルレイアウトの工夫により抑制することである。 - 特許庁

STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE IN STANDARD CELL SYSTEM AND LAYOUT DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 - 特許庁

The net list 11 stores data showing the connection relation of layout elements configuring a cell.例文帳に追加

ネットリスト１１は、セルを構成する配置要素の接続関係を示すデータを格納する。 - 特許庁

To make a chip size small by reducing the layout area of a memory cell array of a semiconductor memory.例文帳に追加

半導体メモリのメモリセルアレイのレイアウト面積を小さくし、チップサイズを小さくする。 - 特許庁

HYBRID 5F2 CELL LAYOUT FOR BURIED SURFACE STRAP ALIGNED WITH VERTICAL TRANSISTOR例文帳に追加

縦型トランジスタに位置合せされた埋込み表面ストラップ用のハイブリッド５Ｆ２セル・レイアウト - 特許庁

To increase read-out speed for a nonvolatile memory cell without increasing layout area.例文帳に追加

レイアウト面積を大きくすることなく、不揮発性メモリセルに対する読出しを高速化する。 - 特許庁

The automatic layout apparatus arranges and wires the cell layouts on the basis of a layout model, and the layout model is provided with the graphic information of the cell layouts which is necessary for wiring between cell layouts and the information on a wiring prohibited area 21 in which wiring is regarded as a design rule violation.例文帳に追加

自動レイアウト装置は、レイアウトモデルに基づいてセルレイアウトを配置及び配線するが、このレイアウトモデルは、セルレイアウト間の配線に必要なセルレイアウトの図形情報と、配線を設けるとデザインルール違反となる配線禁止領域２１の情報とを備えている。 - 特許庁

To reduce the layout area of a semiconductor storage device accessing a memory cell string selectively.例文帳に追加

メモリセル列に選択的にアクセスする半導体記憶装置のレイアウト面積を小さくする。 - 特許庁