「logic errors」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To shorten processing time in a computer by reducing timing errors in logic circuits in the design of a semiconductor device.例文帳に追加

半導体装置の設計におけるロジック回路のタイミングエラーの発生を低減し、コンピュータの処理時間を短縮する。 - 特許庁

As the auxiliary gate logic is composed of logic gates smaller than the standard cell logics, production economy following a standard cell ASIC array is possible, and as only an uppermost metal level is unrequired for changing, it is possible to repair economically and promptly logic errors and to realize changes of logic functionality.例文帳に追加

予備ゲート論理は標準のセル論理よりも少ない論理ゲートからなるので、標準セルＡＳＩＣアレイに伴う生産の経済性が可能になり、最上位金属レベルしか変更不要なので、経済的かつ迅速に論理エラーを修理し、論理機能性の変更を実現できる。 - 特許庁

To provide a logic simulator capable of suppressing a large amount of spurious errors occurring in timing check, and of performing a careful setting.例文帳に追加

タイミング・チェックにおいて発生する大量の擬似エラーを抑制し、きめ細かな設定が可能な論理シミュレータを得ること。 - 特許庁

To surely eliminate timing errors even in a logic circuit into which a hierarchized and serially connected multistage buffer is inserted.例文帳に追加

階層化され直列接続された多段のバッファが挿入された論理回路においても、タイミングエラーの解消を確実に可能とする。 - 特許庁

A circuit for reducing bit errors generated in a data stream received by a receiving apparatus includes a circuit of a small-scaled and simplified logic gate.例文帳に追加

受信装置で受信するデータ列に発生したビットエラーを低減させる回路を、小規模で簡易な論理ゲートの回路で提供する。 - 特許庁

To provide a circuit for reducing bit errors generated in data received by a receiving apparatus, with a circuit of a small-scaled and simplified logic gate.例文帳に追加

受信装置で受信するデータに発生したビットエラーを低減させる回路を、小規模で簡易な論理ゲートの回路で提供する。 - 特許庁

Having them increases readability and decreases the likelihood of logic errors being introduced when new lines are added. 例文帳に追加

波カッコを付けることにより可読性が向上し、新しく行を追加した際に論理的なエラーが紛れこむ可能性が減少します。 - PEAR

To provide an after-treatment method for exhaust gas which has a self-diagnosis function for determining whether rapid heat up logic for quickly raising the temperature of the exhaust gas can be executed without errors or not when executing the rapid heat up logic.例文帳に追加

排気ガスの温度を急速に上昇させるためのラピッドヒートアップロジックを行う際に、これがエラーなしに行われるか否かを判断する自己診断機能を有する排気ガス後処理方法を提供する。 - 特許庁

If removing all exception handling logic (try-catch statements) from the program, the remaining code should represent the "One True Path" -- the flow that would be executed in the absence of errors. 例文帳に追加

すべての例外処理ロジック (try-catch 文) をプログラムから取り除くと、残った部分が "One True Path"、つまりエラーがない場合に通る処理の流れになっているべきです。 - PEAR

It is the fashion of the present time to disparage negative logic—that which points out weaknesses in theory or errors in practice, without establishing positive truths. 例文帳に追加

否定的論理、つまり積極的な真理を確立するのではなく、理論上の弱点や実践上の過ちを指摘する論理を、けなすのが今日の流儀です。 - John Stuart Mill『自由について』

To provide a safety protection instrumentation system and a method for handling it which can prevent errors caused by static logic faults and the timing of signal processing in the safety protection instrumentation system for a reactor using hardware logic such as a field programmable gate array (FPGA).例文帳に追加

ＦＰＧＡなどのハードウエアロジックを用いた原子炉の安全保護計装システムにおける、スタティックな論理誤りや信号処理のタイミングに起因するエラーを防止することが可能な安全保護計装システムおよびその取扱方法を提供する。 - 特許庁

To achieve reduction in logic scale and simplification of a logic to be controlled, while latency is small and an operation frequency is high, for a Euclidean arithmetic unit for dual BCH codes in which coding is performed with a multiple Galois field and a lot of word errors are corrected.例文帳に追加

多元のガロア体で符号化され、かつ多くのワード誤りを訂正する二元ＢＣＨ符号用のユークリッド演算ユニットに対して、レイテンシが小さくかつ動作周波数が高い状態で、論理規模削減と制御する論理の簡略化を実現する。 - 特許庁

To reduce edit errors by automatically changing, registering and deleting variables in dividing/combining program organization units (POUs), in a device for editing a sequence program of a programmable logic controller for each POU.例文帳に追加

プログラマブル・ロジック・コントローラのシーケンスプログラムをプログラム構成要素単位（ＰＯＵ）で編集する装置において、ＰＯＵの分割／結合に伴う変数の変更、登録、削除を自動化し、編集ミスを少なくする。 - 特許庁

To prevent delay optimization relating to a false path by a logic synthesis tool and to prevent the generation of errors by the fact that the restriction of delay is not satisfied in the case that the delay by the false path exceeds a clock cycle.例文帳に追加

論理合成ツールにより、ｆａｌｓｅパスに関して遅延最適化を行わせず、ｆａｌｓｅパスによる遅延がクロック周期を超えている場合に、遅延の制約が満たされないことによってエラーを発生させない。 - 特許庁

For this, the gas turbine controller has a logic circuit which excludes the control of gas turbine combustion gas temperature according to a signal coming from the function of detecting system frequency errors, and a circuit which restores the gas turbine when the turbine is usable.例文帳に追加

そのために、系統周波数異常を検出する機能からの信号により、ガスタービン燃焼ガス温度制御を除外するロジック回路と使用可能となった場合に復旧させる回路を有している。 - 特許庁

To prevent misdetection of reception data by correcting phase errors due to temperature characteristics, variations in delay amount, or the like, of a threshold generating section for varying and controlling a threshold or other logic sections, in a receiving device which performs optical communication quantum encryption communication.例文帳に追加

光通信量子暗号通信を行う受信装置における、閾値を変動制御する閾値生成部や他の論理部の温度特性や遅延量変化等による位相誤差を補正し受信データの誤検出を防止する。 - 特許庁

The analog-to-digital converter (ADC) 80 comprises a plurality of analog-to-digital conversion stages 90, 92, 94, and 96, correction logics 100, 102, and 104 recursively correcting conversion errors, and a code range arithmetic logic 82 which calculates an upper-limit value and a lower-limit value of digital values that the ADC 80 can output.例文帳に追加

アナログデジタル変換器（ＡＤＣ）８０は、複数のアナログデジタル変換段９０，９２，９４，９６と、変換誤差を再帰的に補正する補正論理１００，１０２，１０４と、ＡＤＣ８０が出力可能なデジタル値の上限値と下限値とを算出するコード範囲演算ロジック８２とを備えている。 - 特許庁

To provide a simulation device for a PLC, the simulation device capable of making it easy to understand specifications of an error memory provided by the PLC and to change the logical value of a desired error bit into an error equivalent value by a simple operation without incorporating any dedicated logic for generating errors into a ladder diagram program in using a dedicated error generating command.例文帳に追加

そのＰＬＣが提供する異常メモリの仕様を容易に理解させることができると共に、専用の異常発生命令を使用する場合のように、ラダー図プログラム中に別途異常発生用の専用ロジックを組み込むことなく、所望する異常ビットの論理値を簡単な操作で異常相当値へと変化させることができること。 - 特許庁

In a signal processing part 14, a detected signal detected by a first or a second photoelectric sensor 9 or 10 is arithmetically processed by a logic circuit 17, an inverted detection signal with a reversed code is generated, and in a comparison part 15, the inverted detected signal is processed by adding a reference value signal output from a reference value generation part 16 so as to output an error signal by integrating errors obtained from the arithmetic result.例文帳に追加

第１，第２光電センサ９，１０で検出された検出信号を信号処理部１４において論理回路１７により演算処理することにより、符号を反転させた反転検出信号を生成し、比較部１５において当該反転検出信号と基準値生成部１６から出力された基準値信号とを加算処理し、演算結果により得られた誤差を積分してエラー信号として出力する。 - 特許庁