「microcomputer cpu」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

To provide a microcomputer with build-in EEPROM interface in which the code size of an EEPROM interface software is reduced while preventing the cost increase and which is less in CPU load during communication with an EEPROM.例文帳に追加

コストアップを防ぎながら、ＥＥＰＲＯＭインターフェース・ソフトウェアのコードサイズが小さく、ＥＥＰＲＯＭとの通信中にＣＰＵ負荷が少ないＥＥＰＲＯＭインターフェース内蔵マイクロコンピュータを提供すること。 - 特許庁

This microcomputer 1 is provided with a CPU 2, a debug module 3, an RAM 4, an ROM 5, a peripheral I/O 6, an external bus control part 7, an address bus 8 and a data bus 9, which are formed in the same IC chip.例文帳に追加

マイクロコンピュータ１は、同一のＩＣチップ内に形成された、ＣＰＵ２、デバッグモジュール３、ＲＡＭ４、ＲＯＭ５、周辺Ｉ／Ｏ６、外部バス制御部７、アドレスバス８、及びデータバス９を備えている。 - 特許庁

To provide a device and method for protection of a supply voltage, capable of detecting minutely a state of the supply voltage supplied to a CPU, a microcomputer, or the like, without using a complicated circuit constitution.例文帳に追加

複雑な回路構成を用いることなく、ＣＰＵやマイコン等に供給される電源電圧の状態を詳細に検出可能な電源電圧保護装置、および、電源電圧保護方法を提供する。 - 特許庁

A microcomputer 11 has a floating point computing processor (FPU) 15 for performing floating point arithmetic, a CPU 12, etc., and performs various kind of control in accordance with a prescribed control program.例文帳に追加

マイクロコンピュータ１１は、浮動小数点演算を実施するための浮動小数点演算プロセッサ（ＦＰＵ）１５と、ＣＰＵ１２等を有し、所定の制御プログラムに従い各種制御を実施する。 - 特許庁

The microcomputer 5 that detects the peak notification signal enters a throttling loop for operating two CPUs 1 and 2 alternately, and sends CPU stop signals to stop the CPUs 1 and 2 alternately.例文帳に追加

するとマイコン５は、ピーク通知信号を検出し、２つのＣＰＵ１、ＣＰＵ２を交互に動作させるスロットリングループに入り、ＣＰＵ停止信号を送出してＣＰＵ１、ＣＰＵ２を交互に停止させる。 - 特許庁

To provide a microcomputer properly processing an unmaskable interrupt request at the time of occurrence of the unmaskable interrupt request when the unmaskable interrupt request occurs to a CPU when skip processing is configured such that the skip processing is executable.例文帳に追加

スキップ処理が実行可能に構成されている場合、ＣＰＵに対してマスク不能割込み要求が発生すると、その発生時点で適切に処理できるマイクロコンピュータを提供する。 - 特許庁

A main microcomputer 24 sends an indication signal based on receiving operation to the CPU 30, which executes the operation control program having a function based on the indication signal to control the operation of the radio tuner unit 26.例文帳に追加

メインマイコン２４は、ＣＰＵ３０へ受信操作に応じた指示信号を送り、ＣＰＵ３０は、指示信号に応じた機能の動作制御プログラムを実行して、ラジオチューナー部２６の動作を制御する。 - 特許庁

To provide electronic equipment operation program correction device and method capable of reducing the area of a packaging substrate without packaging an EEP ROM, reducing a cost and using a CPU (microcomputer) without customizing it.例文帳に追加

ＥＥＰ・ＲＯＭを搭載せず、実装基板面積を少なくでき、コストが抑えられ、ＣＰＵ（マイコン）をカスタマイズしなくて済む電子機器における動作プログラムの修正装置及び方法を提供する。 - 特許庁

A single chip microcomputer 1 is provided with: a power control part 2, a power voltage detection part 3, an oscillation part 4, a CPU core part 5, a ROM 6, a RAM 7, a nonvolatile storage part 8 and a peripheral part 9.例文帳に追加

シングルチップマイクロコンピュータ１は、パワーコントロール部２と、電源電圧検出部３と、発振部４と、ＣＰＵコア部５と、ＲＯＭ６と、ＲＡＭ７と、不揮発性記憶部８と、ペリフェラル部９とを具備する。 - 特許庁

Thus, since a plurality of buttons need not be provided, the CPU can be turned off forcedly and the microcomputer can be reset without increasing the cost and without complicating manipulation of the user.例文帳に追加

従って、ボタンを複数設ける必要がないのでコストを増加させることなく、ユーザ操作を煩雑にすることなく、ＣＰＵを強制的に電源オフ状態すること、及び、マイコンをリセットすることができる。 - 特許庁

To constitute a microcomputer or the like inexpensively, to suppress occurrence of a noise, and to prevent deterioration of characteristics without enlarging current supply capability of an output driver even if an operation clock of a CPU is increased.例文帳に追加

ＣＰＵの動作クロックが高速化されても、出力ドライバの電流供給能力を大きくすることなく、マイコン等を安価に構成し、ノイズの発生を抑制し、特性の劣化を防止する。 - 特許庁

When the one-chip microcomputer 15 operates alone, its CPU 21 switches a switching circuit 29 to the side of a JTAG interface 27 and places the motor control circuit 16 in operation through internal serial communication.例文帳に追加

ワンチップマイコン１５が単体で動作する場合、そのＣＰＵ２１は、切替回路２９をＪＴＡＧインターフェース２７側に切り替え、内部シリアル通信を経由してモータ制御回路１６を動作させる。 - 特許庁

A one-chip microcomputer 1 is provided with a decoder circuit 6 for controlling at least one partial region of an ROM 3 in which a program executed by a CPU 2 is stored to be selected by different memory addresses.例文帳に追加

ワンチップマイクロコンピュータ１には、ＣＰＵ２によって実行されるプログラムを格納するＲＯＭ３の少なくとも一部領域が異なるメモリアドレスで選択できるように制御できるデコーダ回路６がある。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

To provide a communication controller as an interface of a microcomputer, wherein a CPU easily determines a position and a type of an error occurred when receiving data from an externally connected apparatus.例文帳に追加

マイクロコンピュータのインターフェイスとしての通信制御装置において、外部接続装置からのデータ受信中に生じたエラー等の発生位置とエラー等の種類の判断を、ＣＰＵが容易に行なえるようにする。 - 特許庁

The microcomputer 21 has reset registers 25 in a plurality of functional blocks 23, and a CPU 22 can write data to the reset registers 25 to control independent resetting of each functional block 23.例文帳に追加

マイクロコンピュータ２１において、複数の機能ブロック２３にリセットレジスタ２５を設け、ＣＰＵ２２がリセットレジスタ２５にデータの書込みを行なうことで、各機能ブロック２３のリセットを個別に制御可能となるように構成する。 - 特許庁

Thus, even if the depressed front key is the same, (a CPU 21 of) a microcomputer 20 determines that the depressed front key is of another type of the front key according to whether or not the shift key 4d is depressed.例文帳に追加

これにより、押下されたフロントキーが同じで場合でも、マイコン２０（のＣＰＵ２１）は、シフトキー４ｄが押下中であるか否かに応じて、押下されたフロントキーが別の種類のフロントキーであると判定することができる。 - 特許庁

To provide a power supply which switches a supply voltage so as to feed minimum power in a standby state and suppresses power consumption in the standby state while feeding power to a microcomputer (CPU).例文帳に追加

待機状態で必要最低限の電力を供給するように供給電圧を切り換え、マイクロコンピュータ（ＣＰＵ）に電力を供給しながら待機状態の電力消費を抑制する電源装置を提供する。 - 特許庁

To provide a semiconductor device, capable of independently analyzing an IP(Interactual Property) chip packaged on a substrate as a MCP (Multiple Chip Package) together with a microcomputer CPU chip and for simplifying failure analysis.例文帳に追加

この発明は、ＭＣＰとしてマイコンＣＰＵチップとともに基板に実装されたＩＰチップを外部から独立して解析可能とし、不良解析の容易化を図った半導体装置を提供することを課題とする。 - 特許庁

To prevent reduction in processing performance even if the operation clock frequency of a macro circuit is lowered and to input the latest data into the macro circuit even if a plurality of writing requests are generated in a short time in an apparatus built-in type microcomputer having a CPU and the macro circuit connected together via an asynchronous bus.例文帳に追加

非同期バスで接続されたＣＰＵとマクロ回路を有する機器組込用マイクロコンピュータにおいて、マクロ回路の動作クロック周波数を低くしても処理性能が低下しないようにする。 - 特許庁

A microcomputer has a CPU 1 for pipeline processing, a ROM 2 storing a present program, a ROM correction unit 3 having a ROM correction function and a RAM 12 storing a correction program.例文帳に追加

マイクロコンピュータは、パイプライン処理するＣＰＵ１、現行プログラムが記憶されているＲＯＭ２、ＲＯＭコレクション機能を有するＲＯＭコレクションユニット３、及び、修正プログラムが記憶されているＲＡＭ１２を有する。 - 特許庁

The overall control unit 10 is composed of a known microcomputer comprising a CPU 10a, a ROM 10b, a RAM 10c, an input/output port (I/O port) 10d, a bus line 10e connecting them, etc.例文帳に追加

尚、全体制御装置１０は、ＣＰＵ１０ａ、ＲＯＭ１０ｂ、ＲＡＭ１０ｃ、入出力ポート（Ｉ／Ｏポート）１０ｄ及びこれらを結ぶバスライン１０ｅなどからなる周知のマイクロコンピュータにより構成されている。 - 特許庁

Further, the entire controller 10 consists of a conventional microcomputer comprising: a CPU 10a; a ROM 10b; a RAM 10c; an input/output port (I/O port) 10d and a bus line 10e interconnecting the above components or the like.例文帳に追加

尚、全体制御装置１０は、ＣＰＵ１０ａ、ＲＯＭ１０ｂ、ＲＡＭ１０ｃ、入出力ポート（Ｉ／Ｏポート）１０ｄ及びこれらを結ぶバスライン１０ｅなどからなる周知のマイクロコンピュータにより構成されている。 - 特許庁

Then, when the CPU accesses the storage means, the information output means does not output at least a part of the address signals, the data signals and the control signals to the outside of the microcomputer.例文帳に追加

そして、ＣＰＵが記憶手段にアクセスする場合には、情報出力手段がアドレス信号、データ信号、および制御信号の少なくとも一部をマイクロコンピュータ外部に出力しないように構成されている。 - 特許庁

A CPU 111 detects a first state of electric field strength which becomes stronger with time and a second state of electric field strength which becomes weaker with time, and the CPU controls output forms from the indicator 22 through a control microcomputer 126 according to each of the first and second states.例文帳に追加

ＣＰＵ１１１は、電界強度が時間経過に伴って強くなっている第１の状態と、時間経過に伴って弱くなっている第２の状態を検出し、第１の状態と第２の状態のそれぞれに応じて、制御マイコン１２６を通じてインジケータ２２からの出力形態を制御する。 - 特許庁

To restart operation normally with the data of a semiconductor memory by avoiding or deciding an error in data writing to the semiconductor memory, when a CPU is restarted after the CPU is reset for some influence while the microcomputer is writing the data to the semiconductor memory.例文帳に追加

マイクロコンピュータが半導体記憶装置にデータを書込んでいる間にＣＰＵが何らかの影響でリセットした場合において、ＣＰＵの再立上げの際に、半導体記憶装置へのデータ書込みエラーを回避もしくは判別し、半導体記憶装置のデータにより正常に動作を再開できるようにする。 - 特許庁

A microcomputer 1 which can place a CPU 3 in an operation state and a stop state is provided with an output level fixing circuit 15, which fixes the output level from a terminal Pm at a level previously stored in an embedded data storage part 21 irrespective of a set value Dom of the output level by the CPU 3 while the CPU 3 is in the stop state.例文帳に追加

ＣＰＵ３を動作状態と停止状態とに遷移させることが可能なマイコン１には、出力レベル固定回路１５が設けられており、この出力レベル固定回路１５は、ＣＰＵ３が停止状態となっている間、端子Ｐｍからの出力レベルを、その出力レベルのＣＰＵ３による設定値Ｄｏｍに拘わらず、予め埋め込みデータ記憶部２１に記憶されているレベルに固定する。 - 特許庁

When a command to start an operation of inputting a personal identification number from a personal identification input operation start key 12 is inputted, the microcomputer 22 controls a multiplexer 29 outputting data inputted from a touch panel 26 and a keyboard 28 to the CPU 20 in an ordinary time so as to change the inputted data (identification information) to be outputted to the microcomputer 22.例文帳に追加

マイコン２２は、暗証番号入力操作開始キー１２から暗証番号を入力する操作開始の指示が入力されると、通常時ではタッチパネル２６及びキーボード２８から入力されたデータをＣＰＵ２０に出力しているマルチプレクサ２９を制御して、入力されたデータ（暗証情報）がマイコン２２に出力されるように切り替える。 - 特許庁

The CPU 15 stops providing the light receiving element 21 with a power supply by turning off a P channel type MOS transistor 22 with the drive circuit 11 and sets the microcomputer 10 in a standby state for a predetermined period of time.例文帳に追加

ＣＰＵ１５は、駆動回路１１により、Ｐチャネル型ＭＯＳトランジスタ２２をオフさせることにより、受光素子２１への電源供給を停止すると共に、マイクロコンピュータ１０を所定時間だけスタンバイ状態に設定する。 - 特許庁

An electronic card 201 has microcomputer constitution of a CPU 31, a PROM 37, etc., and prepaid money is stored in the PROM 37 and used as underlying fund to perform withdrawal and reception/payment management of use charges.例文帳に追加

電力カード２０１に、ＣＰＵ３１やＰＲＯＭ３７などのマイクロコンピュータ構成を備え、ＰＲＯＭ３７に予納金を記憶しておいて、この予納金を原資にして、使用料金の引き落とし及び入出力管理を行う。 - 特許庁

A microcomputer (5) comprises an emulation control means (EMC) capable of outputting a control signal for emulation control, a central processing unit (CPU) capable of controlling operation of the emulation control means, and a performance counter (PCNT).例文帳に追加

マイクロコンピュータ（５）は、エミュレーション制御のための制御信号を出力可能なエミュレーション制御手段（ＥＭＣ）と、上記エミュレーション制御手段の動作を制御可能な中央処理装置（ＣＰＵ）と、パフォーマンスカウンタ（ＰＣＮＴ）とを含んで成る。 - 特許庁

To set an optimum weight number in each clock frequency matched to a necessary memory access time between a CPU and a memory in order to reduce the power consumption by changing the clock frequency of a microcomputer for a lower power consumption.例文帳に追加

低消費電力のため、マイコンのクロック周波数を変化させて消費電力を低減させるに、ＣＰＵとメモリとの間に必要なメモリアクセス時間に対応した各クロック周波数での最適なウエイト数を設定する。 - 特許庁

To provide the microcomputer which can increases the number of terminals that a user can freely use by reducing dedicated terminals as interface signals between a CPU ever chip which constitutes an in-circuit emulator and a peripheral ever chip as a main chip.例文帳に追加

インサーキットエミュレータを構成するＣＰＵエバチップと、本チップとしての周辺エバチップ間のインターフェース信号としての専用端子を低減し、ユーザが自由に使用できる端子数を増やすことが可能なマイクロコンピュータを提供する。 - 特許庁

A microcomputer having a sub-processor 112 therein capable of controlling a program independently from a CPU 111 is used so that a transmission control program in a predetermined communication system stored in a memory 116 is simultaneously processed by the sub-processor 112.例文帳に追加

ＣＰＵ１１１とは別個にプログラム制御可能なサブプロセッサ１１２を内蔵したマイクロコンピュ−タを使用し、メモリ１１６に記憶された特定の通信方式の伝送制御プログラムをサブプロセッサ１１２によって並行処理させること。 - 特許庁

In this single-chip microcomputer, a number of clocks equivalent to a response period after an interrupt request signal to an INTC section 16, until an INTAK 19 is outputted from a CPU 10 is set in advance to a timing control section 15.例文帳に追加

タイミングコントロール部１５には、ＩＮＴＣ１６へ割込み要求信号７が出力されてからＣＰＵ１０よりＩＮＴＡＫ１９が出力されるまでのレスポンス期間に相当するクロック数が予め設定されている。 - 特許庁

At the time of executing each processing on the program, the CPU of a microcomputer writes the number of the processing in an address indicated by a buffer pointer on a pointer preservation area 5b in a processing path preservation area 5c, and counts up the buffer pointer.例文帳に追加

マイクロコンピュータのＣＰＵは、プログラム上の処理を実行するごとに、その処理の番号を処理経路保存エリア５ｃの、ポインタ保存エリア５ｂ上のバッファポインタが指し示すアドレスに書き込むとともに、バッファポインタをカウントアップする。 - 特許庁

To eliminate restriction on development of a user program by enabling permission of rewrite of a vector table even when on-board rewrite of a flash EEPROM is adopted in a microcomputer having a CPU to enable vector indirect addressing.例文帳に追加

ベクタ間接アドレス指定が可能なＣＰＵを備えたマイクロコンピュータにおいてフラッシュＥＥＰＲＯＭのオンボード書き換えを採用する場合でも、ベクタテーブルの書き換えを許可できるようにし、以てユーザプログラム開発上の制約をなくす。 - 特許庁

In this case, a recording microcomputer part 6a outputs a control signal SC to a CODEC 3 to control the compression processing of the CODEC 3 based on a control parameter previously stored in a control register group 6c by the CPU 8 independently of the CPU 8, and stores the compressed data D3 obtained from the CODEC 3 in a recording device 4.例文帳に追加

この際、記録用マイコン部６ａは、ＣＰＵ８とは独立して、制御用レジスタ群６ｃに予めＣＰＵ８により格納された制御パラメータに基づき、制御信号ＳＣをＣＯＤＥＣ３に出力してＣＯＤＥＣ３による圧縮処理を制御し、ＣＯＤＥＣ３より得られる圧縮処理済みデータＤ３を記録デバイス４に格納する。 - 特許庁

This microcomputer having the on-chip debug function includes a CPU 20 for outputting a break mode signal 114 indicating whether a state of the CPU is a break mode or not, the first debug module 30, the second debug module 40 with a clock supplied by a clock line different from that of the first debug module, and a clock supply control circuit 50.例文帳に追加

オンチップデバッグ機能を有するマイクロコンピュータであって、ＣＰＵの状態がブレークモードであるか否かを示すブレークモード信号１１４を出力するＣＰＵ２０と、第１のデバッグモジュール３０と、第１のデバッグモジュールとは異なるクロックラインでクロックが供給される第２のデバッグモジュール４０と、クロック供給制御回路５０と、を含む。 - 特許庁

A power supply circuit 11 for a microcomputer supplies the power of the low accuracy in the input/output interface circuit 10 and the CPU 9, and a power supply circuit 12 for sensors supplies the power of high accuracy to the sensor circuits 1, 2 and the A/D converters 5, 6.例文帳に追加

マイコン用電源回路１１は入出力インターフェイス回路１０及びＣＰＵ９に低精度の電源電力を給電し、センサ用電源回路１２はセンサ回路１、２、Ａ／Ｄコンバータ５、６に高精度の電源電力を給電する。 - 特許庁

Then, a CPU of the microcomputer determines whether time difference is at an abnormal state which is not a normal value (S220), if the time difference is in the abnormal state (S230: YES), operates all the timers from states when operation start again (S250).例文帳に追加

そこで、マイコンのＣＰＵは、各タイマからトリガ信号が出力される時間差が正常値でない異常状態か否かを判定し（Ｓ２２０）、異常状態ならば（Ｓ２３０：ＹＥＳ）、全タイマを動作開始時の状態から動作させ直す（Ｓ２５０）。 - 特許庁

According to this microcomputer 2, it can be detected that the signal to be monitored reaches the specified level as the operation of the CPU 3 is stopped, and the signal interlocking function can be realized with an extremely small power consumption.例文帳に追加

よって、このマイコン２によれば、ＣＰＵ３の動作を停止させたままで、監視対象信号が特定のレベルになったことを検知することができ、上記信号連動機能を、非常に少ない消費電力で実現することができるようになる。 - 特許庁

When energization control by an energization control device of a glow plug starts, a CPU of a microcomputer determines whether or not an off-time count finish flag is stored in an off-time count end flag storage area in an EEPROM (S11, S12).例文帳に追加

グロープラグ通電制御装置による通電制御が開始すると、まず、マイクロコンピュータのＣＰＵは、ＥＥＰＲＯＭのオフ時間カウント終了フラグ記憶エリアにオフ時間カウント終了フラグが記憶されているか否かを判断する（Ｓ１１，Ｓ１２）。 - 特許庁

To provide a printed circuit board 11 including an interface circuit which can reduce the number of components and also reduce the number of input ports of a CPU or a microcomputer and can absorb a variation in the number of switches and potentiometers depending on types of vehicles.例文帳に追加

部品点数の低減及びＣＰＵ又はマイコンの入力ポートの削減を図ることができ、車種の仕様によるスイッチ数とポテンショメータ数の変動を吸収することができるインターフェイス回路を備えたプリント基板１１を提供する。 - 特許庁

This security protection function-equipped microcomputer 1 has: a PROM 11 that is the only-once rewritable nonvolatile having an area written with a security flag; and an access control part 12 controlling access from a CPU 13 to the various resources incorporated by the security protection function-equipped microcomputer 1 according to setting of the security flag written in the PROM 11.例文帳に追加

セキュリティ保護機能付きマイクロコンピュータ１は、セキュリティフラグを書き込む領域を有する１回だけ書き換え可能な不揮発性メモリであるＰＲＯＭ１１と、ＰＲＯＭ１１に書き込まれたセキュリティフラグの設定に従って、セキュリティ保護機能付きマイクロコンピュータ１が内蔵する各種リソースに対するＣＰＵ１３からのアクセスを制御するアクセス制御部１２と、を有する。 - 特許庁