| 例文 |
microcomputer cpuの部分一致の例文一覧と使い方
該当件数 : 306件
Thus, whether or not the CPU is in operation is easily detected from the outside of the microcomputer element.例文帳に追加
これによりマイクロコンピュータ素子の外部からCPUが動作中か否かを容易に検出することができる。 - 特許庁
To allow actual measurement of a worst value of spec of a microcomputer including a CPU and a peripheral unit which asynchronously operate.例文帳に追加
非同期で動作するCPUと周辺ユニットを備えるマイクロコンピュータのスペックのワースト値を実測可能にする。 - 特許庁
The drive circuits 49 and 50 are connected to a sub CPU 82 via an I/O port 87 of the microcomputer 81.例文帳に追加
これら駆動回路49,50は、マイコン81のI/Oポート87を介してサブCPU82に接続されている。 - 特許庁
In step S190, a microcomputer 11 generates an operation command for transmission to a CPU 51a in a media player 50.例文帳に追加
ステップS190では、マイコン11が操作コマンドを生成して、メディアプレーヤー50のCPU51aに送信する。 - 特許庁
To attain a microcomputer in which a CPU executes interruption processing without accessing a main memory in interrupting operation.例文帳に追加
割り込み動作時にCPUがメインメモリへアクセスせずに割り込み処理を実行できるマイクロコンピュータを実現する。 - 特許庁
This microcomputer is provided with a 2nd CPU 2 separately having a bus for a program and a bus for data apart from a 1st CPU 1, separates the buses (IDB and IAB) used by the 1st CPU from the buses (DTAB and DTDB) on which the 2nd CPU reads instructions and parallelly enables the 1st CPU to use the buses and the 2 CPU to read the instructions.例文帳に追加
第1のCPU(1)の他に、プログラム用のバスとデータ用のバスを別に持つ第2のCPU(2)を設け、第1がCPUの使用するバス(IDB,IAB)と第2のCPUが命令をリードするバス(DTAB,DTDB)を分離し、第1のCPUのバス使用と第2のCPUの命令リードを並列可能にする。 - 特許庁
In this microcomputer capable of multiple interruption, an interruption mask level register 46 which is provided at a CPU 2 side heretofore is provided at an interruption controller 4 side so that the CPU 2 can be miniaturized.例文帳に追加
多重割込可能なマイクロコンピュータにおいて、従来CPU2側に設けていた割込マスクレベルレジスタ46を、割込コントローラ4側に設け、CPU2の小型化を図る。 - 特許庁
When a user instructs playback, a microcomputer 77 sends a command to the CPU 51 and the CPU 51 receives a corresponding music file from a desk-top personal computer 25 as a music server.例文帳に追加
マイコン77は、ユーザが再生指示した場合には、コマンドをCPU51へ送り、CPU51は、楽曲サーバとしてのデスクトップパソコン25から該当楽曲ファイルを受信する。 - 特許庁
A signal U_P including the information of the displacement quantity from the reference position of the operation rod is transmitted from the CPU of a microcomputer to the CPU of a control part according to the value R_V.例文帳に追加
この値R_Vに応じて、操作ロッドの基準位置からの変位量の情報を含む信号U_PがマイコンのCPUから制御部のCPUへ伝送される。 - 特許庁
The CPU provided on a microcomputer for controlling the games is set to the mode 2 and receives the interrupt request from the CTC.例文帳に追加
遊技制御用マイクロコンピュータが備えるCPUは、モード2に設定され、CTCからの割込要求を受け付ける。 - 特許庁
The microcomputer 1A has a CPU 2 which executes instructions according to the decoding results of the instruction by an instruction decode 24.例文帳に追加
マイクロコンピュータ(1A)は、命令デコーダ(24)による命令の解読結果に従って命令を実行するCPU(2)を有する。 - 特許庁
A microcomputer 1 monitors the operation of a CPU 11 and executes recovery processing coping with the case that the abnormality is detected.例文帳に追加
マイクロコンピュータ1は、CPU11の動作をモニタし、異常を検出した場合に対応する回復処理を実行する。 - 特許庁
A microcomputer constituted mainly of a CPU 102 as a calculating processing means is mounted in a main control device 101.例文帳に追加
主制御装置101には、演算処理手段であるCPU102を中心とするマイクロコンピュータが搭載されている。 - 特許庁
To provide a microcomputer and a memory access method, capable of recovering data without making the operation of a CPU stop.例文帳に追加
CPUの動作を停止させることなく、データを復元することができるマイクロコンピュータとメモリアクセス方法を提供する。 - 特許庁
This microcomputer 1 detects the runaway of program execution in a CPU 11, and executes processing corresponding to the runaway of program execution.例文帳に追加
マイクロコンピュータ1は、CPU11におけるプログラム実行の暴走を検出し、暴走に対応した処理を実行する。 - 特許庁
A microcomputer 1 is provided with a CPU 2, DSP 3, input circuit 4, output circuit 5, ROM 6 and RAM 7 or the like.例文帳に追加
マイクロコンピュータ1は、CPU2、DSP3、入力回路4、出力回路5、ROM6、RAM7等を備えている。 - 特許庁
To obtain a stop detection apparatus of a microcomputer capable of quickly detecting stop of a CPU which is caused by a fault of a device.例文帳に追加
デバイスの故障によるCPUの停止を早期に検出することのできるマイクロコンピュータの停止検出装置を得る。 - 特許庁
This single chip microcomputer is provided with a first step- down circuit 1 and a second step-down circuit 2 for supplying a power to a CPU 10.例文帳に追加
CPU10に電圧を供給する第1の降圧回路1及び第2の降圧回路2が設けられている。 - 特許庁
Engine control ECU 10 is provided with a microcomputer 11 and the microcomputer 11 is provided with a CPU 12, a RAM 13, a ROM 14, an FPU(floating point calculation processor) 15 and I/O 16.例文帳に追加
エンジン制御ECU10はマイコン11を備え、同マイコン11はCPU12、RAM13、ROM14、FPU(浮動小数点演算プロセッサ)15、I/O16を備える。 - 特許庁
A CPU 30 of the sub-microcomputer 3 sets the self-output terminal to an output port, and outputs a value stored in the memory 31, and output from the main microcomputer 2 just before the CPU 20 fails, to a driving circuit 4.例文帳に追加
また、サブマイコン3のCPU30は、自身の出力端子を出力ポートに設定し、メモリ31に格納してある、CPU20に異常が発生する直前にメインマイコン2から出力された出力値を駆動回路4へ出力する。 - 特許庁
This microcomputer includes the CPU for receiving a supply of a CPU clock to execute a command, the input and output circuit for receiving a CPU processing request from an external circuit, and a monitoring control circuit for carrying out a monitoring operation of accessing the input and output circuit, in a sleep period of the CPU, to detect the CPU processing request.例文帳に追加
マイクロコンピュータは、CPUクロックの供給を受けて、命令を実行するCPUと、外部回路からCPU処理要求を受ける入出力回路と、CPUのスリープ期間に、入出力回路にアクセスして、CPU処理要求を検出する監視動作を行う監視制御回路とを具備する。 - 特許庁
To speed up digital signal processing in a microcomputer in which a DSP engine is mounted on a single LSI chip together with a CPU core.例文帳に追加
CPUコアと共にDSPエンジンを一つのLSIに搭載したマイクロコンピュータにおけるディジタル信号処理を高速化する。 - 特許庁
This microcomputer 2 operation-stoppable by the execution of a prescribed command by a CPU 3 is provided with an automatic reading circuit 17.例文帳に追加
CPU3が所定の命令の実行によって動作を停止可能なマイコン2には、自動読込回路17が設けられている。 - 特許庁
A main board 46 and the full-color diode (LED)74 are connected to the one-chip microcomputer (CPU) 80 of the rotary accessory 31.例文帳に追加
また、回転役物31のワンチップ・マイコン(CPU)80には、主基板46やフルカラーダイオード(LED)74が接続されている。 - 特許庁
In this microcomputer, a CPU, an I/O port, the flash memory and a random access memory are constituted in a single semiconductor chip.例文帳に追加
本発明のマイクロコンピュータは、CPUとI/Oポートとフラッシュメモリとランダムアクセスメモリとを単一の半導体チップに構成される。 - 特許庁
To speed up digital signal processing of a microcomputer with a CPU core and DSP engine mounted on one LSI.例文帳に追加
CPUコアと共にDSPエンジンを一つのLSIに搭載したマイクロコンピュータにおけるディジタル信号処理を高速化する。 - 特許庁
To realize highly accurate pulse width modulation adaptable to an environmental change by communication control to a CPU, a microcomputer, etc.例文帳に追加
CPU、マイコンなどとの通信制御により環境変化に対応できる高精度なパルス幅変調を実現できるようにする。 - 特許庁
The one-chip microcomputer 20 in which a CPU 23 and a storage circuit 24 are incorporated in one chip is mounted on a main control board 10.例文帳に追加
主制御基板10には、CPU23及び記憶回路24がワンチップ化されたワンチップマイクロコンピュータ20が装着されている。 - 特許庁
The time difference operational circuit 30 sends the signal of the time difference between the autocorrelation function signal and the delay signal to a microcomputer CPU.例文帳に追加
時間差演算回路30は、自己相関関数信号と遅延信号との時間差の信号をマイクロコンピュータCPUに送る。 - 特許庁
A CPU of a microcomputer is connected to a clock circuit and performs processes in synchronization with clock signals output from the clock circuit.例文帳に追加
マイコンのCPUはクロック回路と接続されており、クロック回路から出力されるクロック信号に同期して処理を実行する。 - 特許庁
To provide a simulated microcomputer device capable of operating safely a control object, even when an abnormality such as a runaway occurs in a CPU.例文帳に追加
CPUに暴走等の異常が発生しても、制御対象が安全に作動可能な模擬マイクロコンピュータ装置を提供する。 - 特許庁
In the game machine, a main control device 101 has a built in microcomputer composed mainly of a CPU 102 as a processing means.例文帳に追加
主制御装置101には、演算処理手段であるCPU102を中心とするマイクロコンピュータが搭載されている。 - 特許庁
The microcomputer unit 40 is constituted of a central processing unit (CPU) 42 and a data bus 56 for transmitting data to the CPU 42, and the counter 26 is configured capable of outputting the counted values to the data bus 56.例文帳に追加
マイコン部40は、中央処理装置(CPU)42と、CPU42にデータを転送するためのデータバス56とを含み、カウンタ26は、データバス56にカウント値を出力可能に構成される。 - 特許庁
Also, this signal chip microcomputer is provided with a control circuit 12 for controlling a voltage and oscillation frequencies supplied to the CPU 10 based on a switching signal A1 outputted from the CPU 10.例文帳に追加
また、CPU10から出力された切替信号A1に基づいてCPU10に供給される電圧及び発振周波数を制御する制御回路12が設けられている。 - 特許庁
When judging it to be ineffective, the microcomputer 202 makes the CPU 201 repeat BIST while varying applied voltage to the CPU 201 and the microcomputer 202 decides the operable minimum voltage based on the result of BIST and a CPU- measuring temperature, sets the applied voltage of the CPU 201 in accordance with the operable minimum voltage information and stores it in the memory 206.例文帳に追加
一方、無効と判断した場合、マイコン202は、CPU201への印加電圧を変化させながらCPU201にBISTを繰り返し行わせ、マイコン202は、CPU201でのBISTの結果と、CPU測定温度に基いて、動作可能最小電圧を決定し、CPU201の印加電圧を動作可能最小電圧情報に従って設定し、メモリ206に格納する。 - 特許庁
An ECU 1 comprises a microcomputer 10, and a CPU 11 in the microcomputer 10 executes engine cylinder discrimination according to the cam signal of either the intake side or the exhaust side at an engine start-up.例文帳に追加
ECU1にはマイコン10が設けられ、マイコン10内のCPU11は、エンジン始動時において吸気側及び排気側の何れかのカム信号に基づきエンジンの気筒判別を実施する。 - 特許庁
To immediately start-up of a CPU of a microcomputer by detecting stability of a clock, for example, that a clock from an oscillation circuit is stabilized to have such pulse width that a microcomputer can be normally operated.例文帳に追加
クロックの安定を検知して、例えば発振回路からのクロックが、マイコンが正常に動作することができるパルス幅に安定したことを検知して、即時にマイコンのCPUを立ち上げることを可能にする。 - 特許庁
In this microcomputer 10, a CPU 11 can execute and process a peripheral function instruction described in an L task as one instruction.例文帳に追加
マイクロコンピュータ10のCPU11を、Lタスクに記述されている周辺機能命令を1命令として実行処理可能に構成する。 - 特許庁
Control part 1 has a built-in microcomputer composed of CPU, a ROM, and a RAM, and controls the whole of this document managing device.例文帳に追加
制御部1はCPU,ROM,およびRAM等からなるマイクロコンピュータを内蔵し、本文書管理装置の全体の制御を行う。 - 特許庁
The storage part and the computing part are the memory and CPU of a microcomputer 1, and the resources for assisting cooking are electricity, gas and city water.例文帳に追加
上記記憶部と演算部とがマイクロコンピュータ1のメモリとCPUとされ、上記調理補助用資源が電気、ガス、水道とされる。 - 特許庁
A microcomputer 16 transfers the digital data obtained from the A/D converter 13 to a CPU unit 20 through a communication controller 17.例文帳に追加
マイクロコンピュータ16はA/D変換器13から得られたデジタルデータを通信制御部17を介してCPUユニット20に転送する。 - 特許庁
To provide a microcomputer capable of effectively reducing a time wherein a CPU performs data writing to a plurality of resources.例文帳に追加
CPUが複数のリソースに対してデータ書込みを行なう時間を効果的に短縮することができるマイクロコンピュータを提供する。 - 特許庁
A CPU 31 of the control microcomputer 30 computes an initial rotating speed from the rotation signal rX and stores it in a memory 32.例文帳に追加
そして、制御用マイコン30のCPU31は前記回転信号rXから初期回転数を算出してメモリ32に記憶する。 - 特許庁
To read flash memory data whose reading to the outside is inhibited by an internal CPU without erasing in a microcomputer or the like.例文帳に追加
マイクロコンピュータ等において、外部への読み出しが禁止されたフラッシュメモリのデータを、消去することなく内部のCPUで読み出す。 - 特許庁
A one-chip microcomputer is used for the CPU or the like, and key scanning function is constituted using each input/output port of GPIO (general purpose input output port).例文帳に追加
また、前記CPU等はワンチップマイクロコンピュータを使用し、キースキャン機能をGPIOの各入出力ポートを用いて構成する。 - 特許庁
When a power source button is pressed and held for a first specified period, a microcomputer forcedly transits a CPU into a power supply off state.例文帳に追加
電源ボタンが第1所定時間継続して押下され続けると、マイコンがCPUを強制的に電源オフ状態に移行させる。 - 特許庁
In a time period (0 to 0.5 ms) when a CPU of the microcomputer executes idle processing, dummy processing of high-priority processing is carried out.例文帳に追加
(a)において、マイコンのCPUがアイドル処理を実行している時間帯(0〜0.5msec)に、高優先度処理をダミー実行させる。 - 特許庁
A TV main body 5 includes a second SS-CPU 85, a second AV selector 67, a TV microcomputer 66, and an OSD composite section 93a.例文帳に追加
TV本体5は、第2のSS−CPU85と、第2AVセレクタ67と、TVマイコン66と、OSD合成部93aとを含む。 - 特許庁
In this case, the CPU detects circumstances such as a state of a network to which a device including the microcomputer is connected, or the elapsed time, etc.例文帳に追加
この場合CPUは、マイコンを含む装置が接続されるネットワークの状況、又は経過時間等の外部状況を検知する。 - 特許庁
To provide a microcomputer capable of detecting a runaway state of communication between a CPU and an external processing part when the CPU executes a large processing quantity of memory access to the external processing part having a memory function to avoid the runaway of the CPU.例文帳に追加
CPUがメモリ機能を有する外部処理部に処理量の多いメモリアクセスを行うときに、CPUと外部処理部との通信の暴走状態を検出して、CPUの暴走を回避するマイクロコンピュータを提供することを目的とする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|