「multi-core processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

In a multi-core processor having a plurality of cores each independently performing operations on one processor, software in a specific core calculates the operating rate of threads or tasks of each core within a predetermined time from a total operating time or operating frequency within the predetermined time, and sums up such operating rates to calculate the operating rate of all the cores.例文帳に追加

１つのプロセッサに各々独立して演算処理を行う複数のコアを備えるマルチコアプロセッサについて、特定のコアに備えるソフトにより、所定時間内での各コアのスレッドやタスクの稼働率を、所定時間内での稼働時間の合計、或いは稼働回数により計算し、これらを合計して全コアの稼働率を求める。 - 特許庁

To improve execution speed of parallel distributed processing by a force division method, in the parallel distributed processing for analyzing behavior of particles by a computer with a multi-core processor mounted thereon.例文帳に追加

マルチコア・プロセッサを搭載したコンピュータによる粒子の挙動解析の並列分散処理において、力分割法による並列分散処理の実行速度を向上させる。 - 特許庁

To obtain good performances for both packet forwarding processing and congestion avoidance processing when priority control is performed using a multi-core processor.例文帳に追加

マルチコアプロセッサを用いて優先制御を行うにあたり、パケットフォワーディング処理性能と輻輳回避処理性能の両者について良好な性能が得られるようにする。 - 特許庁

Next, the compiler selects the number of dominant paths which is not more than the number of execution cores to thereby generate a cluster of tasks to be parallelly or continuously executed by a multi-core processor.例文帳に追加

次に、実行コア数以下の数の支配的パスを選択することによりマルチコア・プロセッサにおいて並列にまたは連続して実行すべきタスクのクラスタを生成する。 - 特許庁

To provide a secure computing system that can execute a secure computing process even in the absence of a special security circuit for controlling processor-specific operations when executing a computing process using a multi-core processor.例文帳に追加

マルチコアプロセッサを用いて計算処理を実行する際、プロセッサごとの動作を制御する特別なセキュリティ回路を備えていない場合であっても、セキュアに計算処理を実行できるセキュア計算システムを提供する。 - 特許庁

To make it possible to access all areas by using register relative access when there are multiple data areas such as a data area for each core and a shared data area shared between cores in an asymmetric multi-core processor.例文帳に追加

非対称マルチコア・プロセッサのようにコア毎のデータ領域とコア間で共有する共有データ領域等の複数のデータ領域がある場合に、全ての領域に対してレジスタ相対アクセスを使用してアクセスできるようにする。 - 特許庁

To increase the RIP (Raster Image Processor) processing speed of VDP (Variable Data Print) by making a good use of merits of two systems of page parallel processing and object parallel processing in parallel processing using a multi-core CPU.例文帳に追加

マルチコアＣＰＵを用いた並列処理において、ページ並列処理、オブジェクト並列処理の２つの方式それぞれのメリットを活かすことでＶＤＰのＲＩＰ処理速度をより高める。 - 特許庁

To provide an information processor capable of flexibly controlling operation depending on a situation in consideration of characteristics of a multi-core CPU having a plurality of cores.例文帳に追加

複数のコアを有するというマルチコアＣＰＵの特性を考慮した動作制御をその時々の状況に応じて柔軟に行うことを実現した情報処理装置を提供する。 - 特許庁

To provide a multi-core processor for reducing a power by a function of controlling a power supply voltage to be supplied to a plurality of processor cores that process a target group of tasks or the frequency of an operation clock in association with each other.例文帳に追加

一群のタスクに着目して、一群のタスクを処理する複数のプロセッサコアへ供給する電源電圧又は動作クロックの周波数を関連をもたせて制御する機能を備えることにより、低電力化を図ったマルチコアプロセッサの提供。 - 特許庁

To provide an image processor equipped with a multi-core CPU to efficiently operate a plurality of PDL (Page Description Language) analysis modules in parallel, and an image processing method, an image processing program and a recording medium.例文帳に追加

本発明は、マルチコアＣＰＵを搭載して複数のＰＤＬ解析モジュールを効率的に並列動作させる画像処理装置、画像処理方法、画像処理プログラム及び記録媒体に関する。 - 特許庁

A method for routing packets in a multi-core processor including multiple cores connected by an on-chip network includes identifying ports that are incorrect while routing the packet.例文帳に追加

１つの実施形態において、オンチップネットワークによって接続された複数のコアを含むマルチコアプロセッサにおけるパケットのルーティング方法は、パケットのルーティング中に、不正であるポートを同定することを含む。 - 特許庁

To schedule tasks and to efficiently perform processing, considering both the increase of processing delay due to a load on CPU cores and the increase of the latency time for the processing due to the increase of a communication time, in a multi-core processor system.例文帳に追加

マルチコアプロセッサシステムにおいて、ＣＰＵコアの負荷による処理遅延の増加と、通信時間増加による処理の待ち時間の増加の両者を考慮して、タスクのスケジューリングをおこない、処理化の効率化をおこなう。 - 特許庁

Each core 112 of a multi-core processor 11 allocates a virtual address inside a main memory space to a physical register inside a register file 1112 based on a request from a program, records correspondence relation between the virtual address and the physical register in a virtual register conversion table 1121, and manages it.例文帳に追加

マルチコアプロセッサ１１の各コア１１２は、プログラムからの要求に基づき、メインメモリ空間中の仮想アドレスをレジスタファイル１１１２内の物理レジスタに割り当て、当該仮想アドレスと物理レジスタとの対応関係を仮想レジスタ変換表１１２１に記録して管理する。 - 特許庁

A multi-core processor 100 has two cores 61 and 62, in which the calculation content of a first half of the core can be calculated only with an acquired digital data, while the calculation content of a second half uses a calculation result of the past as well.例文帳に追加

２つのコア６１、６２を有するマルチコアプロセッサ１００であって、 前記コアの前半の演算内容が、取得したデジタルデータのみから演算できる演算内容であり、後半の演算内容が、過去の演算結果も使用する演算内容に分割されていることを特徴とする。 - 特許庁

To provide a multi-core processor, along with an engine control apparatus using the same, for processing at a higher speed by dividing the process, even with such process as requires sequential calculation, for example, power train control of vehicles.例文帳に追加

本発明は、例えば車両のパワートレーン制御のようなシーケンシャルな演算処理が必要な処理に対しても、処理を分割して高速化できるマルチコアプロセッサ及びこれを用いたエンジン制御装置を提供することを目的とする。 - 特許庁

In a method for changing a configuration of a multi-core processor, a throttle module may determine the amount of parallelism present in the currently-executing program, and change the execution of the threads of that program on the various cores.例文帳に追加

マルチコアプロセッサの構成を変更するための方法で、スロットルモジュールが、現在実行されているプログラムに存在する並列性の量を求めることができ、さまざまなコアにおけるそのプログラムのスレッドの実行を変更することができる。 - 特許庁

That is, the plurality of image data directly image-processed by the multi-core processor 21 are output through a plurality of image memories 51 to 54 and a plurality of output I/F 55 to 58 in parallel without using the GPU of a video card.例文帳に追加

すなわち、ビデオカードのＧＰＵを用いることなく、マルチコアプロセッサ２１によって直接的に画像処理された複数の画像データを、複数の画像メモリ５１〜５４および複数の出力Ｉ／Ｆ５５〜５８を介して並列的に出力する。 - 特許庁

To efficiently achieve data processing by reducing an idle time concerning a multi-core system by applying a data processor, a data processing method, the program of the data processing method and a recording medium for recording the program of the data processing method to, for example, an optical disk device.例文帳に追加

本発明は、データ処理装置、データ処理方法、データ処理方法のプログラム及びデータ処理方法のプログラムを記録した記録媒体に関し、例えば光ディスク装置に適用して、マルチコアシステムに関して、空き時間を低減して効率良くデータ処理する。 - 特許庁

To provide a vehicle control device for maintaining the synchronicity of a plurality of data when exchanging the data between respective operation parts without spoiling the advantage of a multi-core processor in which each operating part performs parallel processing of a program for improving processing efficiency.例文帳に追加

プログラムを各演算部で並列処理することにより処理効率を向上するマルチコアプロセッサの利点を損なうことなく、各演算部間で複数のデータのやり取りを実行する際に、複数のデータの同時性を維持することができる車両制御装置を提供する。 - 特許庁

The multi-core processor MCP' includes two or more cores C1', C2', C3'; an external communication facility ECF' that is shared by the cores and is capable of communicating with one of the cores at a time; and an internal communication facility ICF' capable of communicating simultaneously with each of the cores.例文帳に追加

マルチコアプロセッサＭＣＰ’は、２つ以上のコアＣ１’，Ｃ２’，Ｃ３’と、２つ以上のコアによって共用され、一度に２つ以上のコアのうちの１つと通信可能な外部通信機器ＥＣＦ’と、２つ以上のコアのそれぞれと同時に通信可能な内部通信機器ＩＣＦ’と、を含む。 - 特許庁

Support for a plurality of extension units and/or a plurality of execution pipes within each extension unit, multi-cycle execution latencies and different execution latencies between or within the extension units, extension instruction predicates, and for handling result save/restore on the processor core install and the interrupt is included.例文帳に追加

複数個の拡張ユニット及び／又は各拡張ユニット内の複数個の実行パイプ、マルチサイクル実行レイテンシー及び拡張ユニット間又はその中における異なる実行レイテンシー、拡張ユニット命令述語、及びプロセッサコアストール及びインタラプトに関する結果保存／回復を取扱うためのサポートが包含されている。 - 特許庁

For the ultrasonic probe 10, wiring 14 connecting each of N pieces of ultrasonic transducers 13 and a processor unit 11 is gathered by a group to be connected to the same multiplexer (MUX) 17 among n pieces of MUXs 17 provided in the processor unit 11 for selectively switching the ultrasonic transducer 13 to be driven from the N pieces of the ultrasonic transducers 13 and housed in a multi-core shield cable 15.例文帳に追加

超音波プローブ１０は、Ｎ個の超音波トランスデューサ１３の各々とプロセッサ装置１１を繋ぐ配線１４を、プロセッサ装置１１に設けられた、Ｎ個の超音波トランスデューサ１３の中から駆動させる超音波トランスデューサ１３を選択的に切り替えるｎ個のマルチプレクサ（ＭＵＸ）１７のうち、同一のＭＵＸ１７に繋がれるグループで纏めて多芯シールドケーブル１５に収容している。 - 特許庁

In a multi-core processor, an ID of a task implicitly created by a "set render target" command is received, and associated with a "draw" call task practically bringing hardware work following the implicitly created task to obtain the duration of the whole task group of implicitly created tasks and visualize the duration together with dependence relation among the tasks.例文帳に追加

マルチコアプロセッサにおいて、ｓｅｔ ｒｅｎｄｅｒ ｔａｒｇｅｔコマンドによって黙示的に生成されるタスクのＩＤを受信し、前記黙示的に生成されるタスクに続いて、実際にハードウェアでのワークをもたらすｄｒａｗ呼出しタスクと関連付けることより、黙示的に生成されたタスク群全体の継続時間を得て、タスク間の依存関係とともに可視化する。 - 特許庁