「n channel」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To provide a new strain technology capable of effectively applying a compressive stress to a channel region of a p-channel transistor and a tensile stress to the channel region of n-channel transistor, even with a miniaturized transistor.例文帳に追加

微細化されても、ｐチャネルトランジスタのチャネル領域には圧縮歪を、ｎチャネルトランジスタのチャネル領域には引っ張り歪をそれぞれ効果的に印加できる新しい歪技術を提供する。 - 特許庁

The n-type layer 3 has a first boundary side parallel with a channel breadthwise direction (Y direction) of the transfer channel and a second boundary side parallel with a channel lengthwise direction (X direction) of the transfer channel.例文帳に追加

ｎ型層３は、前記転送トランジスタのチャネル幅方向（Ｙ方向）に平行な第１の境界辺と、前記転送トランジスタのチャネル長方向（Ｘ方向）に平行な第２の境界辺と、を有する。 - 特許庁

This circuit comprises a first N-channel MOS transistor M2, first inverters M5 and M8 of CMOS structure, second inverters M7 and M9 of CMOS structure, a first P-channel MOS transistor M10, a depression type second N-channel MOS transistor M4, and a depression type third N-channel MOS transistor M7.例文帳に追加

第１のＮチャネルＭＯＳトランジスタ（Ｍ２）と、ＣＭＯＳ構成の第１のインバータ（Ｍ５，Ｍ８）と、ＣＭＯＳ構成の第２のインバータ（Ｍ７，Ｍ９）と、第１のＰチャネルＭＯＳトランジスタ（Ｍ１０）と、デプレッション型の第２のＮチャネルＭＯＳトランジスタ（Ｍ４）と、デプレッション型の第３のＮチャネルＭＯＳトランジスタ（Ｍ７）とを有する。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

The transmission channel response synthesis section 17 synthesizes the 1st to n-th transmission channel responses by adding a weight corresponding to each correlation value to it to obtain a synthesized transmission channel response.例文帳に追加

伝送路応答合成部17は、相関値に応じた重み付けを付して、第１〜第ｎの伝送路応答を加重合成して、合成伝送路応答を求める。 - 特許庁

Impurity concentration of channel regions of n-channel MISFET 40 and p-channel MISFET 41 is controlled to not more than 1.2×10^18/cm^3.例文帳に追加

ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 - 特許庁

A correlation calculation section 15 obtains correlation values of the 2nd to the n-th transmission channel responses with respect to the 1st transmission channel response and provides an output of the results to a transmission channel response synthesis section 17.例文帳に追加

相関性算出部15は、第１の伝送路応答に対する第２から第ｎの伝送路応答の相関値を求めて伝送路応答合成部17に出力する。 - 特許庁

A semiconductor substrate has n-type impurities selectively injected into an n-type well 13 for forming pMOS as channel doping (n-type impurity injection stage).例文帳に追加

半導体基板において、ｐＭＯＳを形成するためのｎ型ウェル１３へ、チャネルドーピングとして、ｎ型不純物を選択的に注入する（ｎ型不純物注入工程）。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

The semiconductor device comprises a first n-type MOS transistor having a channel region formed on the element region A1; and a second n channel MOS transistor, and a p channel MOS transistor having a channel region formed on the epitaxial layer.例文帳に追加

この半導体装置は、素子領域Ａ１に形成されたチャネル領域を有する第１のＮチャネル型ＭＯＳトランジスタと、エピタキシャル層に形成されたチャネル領域を有する第２のＮチャネル型ＭＯＳトランジスタおよびＰチャネル型ＭＯＳトランジスタとを備えている。 - 特許庁

A P channel MOS transistor 103 and an N channel MOS transistor 104 are respectively connected between the power terminal VDD of a CMOS (complimentary metal oxide semiconductor) inverter consisting of a P channel MOS transistor 101 and an N channel MOS transistor 102 and a ground terminal.例文帳に追加

ＰチャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳトランジスタ１０２とから構成されるＣＭＯＳインバータの電源端子ＶＤＤと接地端子との間に、それぞれＰチャネルＭＯＳトランジスタ１０３及びＮチャネルＭＯＳトランジスタ１０４を接続する。 - 特許庁

The drive capability of the P-channel field effect transistor P1 is set higher than the drive capability of the N-channel field effect transistor N2, and the drive capability of the N-channel field effect transistor N1 is set higher than the drive capability of the P-channel field effect transistor P2.例文帳に追加

Ｐチャネル電界効果トランジスタＰ１の駆動能力は、Ｎチャネル電界効果トランジスタＮ２の駆動能力より大きく、Ｎチャネル電界効果トランジスタＮ１の駆動能力はＰチャネル電界効果トランジスタＰ２の駆動能力より大きく設定される。 - 特許庁

When the number of the communication channels is a set number Nr or over, it is discriminated that the communication channel (n) is a communication channel used by an SS system wireless communication unit or a communication channel in which noise is produced, and the wireless communication unit uses the communication channel (n) to conduct its communications.例文帳に追加

そして、チャンネル数が設定数Ｎｒ以上であれば、通信チャンネルｎがＳＳ方式の無線通信機が使用している通信チャンネルあるいはノイズが発生している通信チャンネルであると判断し、通信チャンネルｎを使用して通信を行う。 - 特許庁

Impurities having an n-type conductivity type are further introduced into the n-type gate electrode 10N and the p-type gate electrode 10P, to make threshold voltage of the n-channel MISFETQ_L relatively lower than threshold voltage of the n-channel MISFETQ_H.例文帳に追加

ｎ型ゲート電極１０Ｎおよびｐ型ゲート電極１０Ｐには、さらにｎ型の導電型を有する不純物が導入し、ｎチャネル型のＭＩＳＦＥＴＱ_Ｌのしきい値電圧をｎチャネル型のＭＩＳＦＥＴＱ_Ｈのしきい値電圧より相対的に低くする。 - 特許庁

The first OFDM signal and the second OFDM signal are established so that the product between the complex conjugate of the channel estimate preamble signal L(k) and the pilot signals P(-k, n) is equal to the product between the channel estimate preamble signal L(-k) and the pilot signal P(k, n).例文帳に追加

第１のＯＦＤＭ信号及び第２のＯＦＤＭ信号は、チャネル推定用プリアンブル信号L(k)の複素共役とパイロット信号P(-k,n)との積がチャネル推定用プリアンブル信号L(-k)とパイロット信号P(k,n)の複素共役との積と等しくなるように設定される。 - 特許庁

The gate of an n-channel MOS transistor M_1 is connected to the differential input terminal IN1, and that of an n-channel MOS transistor M_2 is connected to the differential input terminal IN2.例文帳に追加

ＮチャネルＭＯＳトランジスタＭ_1のゲートは差動入力端子ＩＮ１に接続されており、ＮチャネルＭＯＳトランジスタＭ_2のゲートは差動入力端子ＩＮ２に接続されている。 - 特許庁

An ESD protection element 4 comprising an n channel MOS transistor is formed in the p well 2, and an ESD protection element 14 comprising a p channel MOS transistor is formed in the n well 3.例文帳に追加

また、Ｐウエル２にＮチャネルＭＯＳトランジスタからなるＥＳＤ保護素子４を形成し、Ｎウエル３にＰチャネルＭＯＳトランジスタからなるＥＳＤ保護素子１４を形成する。 - 特許庁

For example, an n-channel type MISFET 1a and an n-channel type MISFET 1b are connected in parallel and gate electrodes G thereof are electrically connected to each other as shown in Fig.2.例文帳に追加

例えば、図２に示すように、ｎチャネル型ＭＩＳＦＥＴ１ａとｎチャネル型ＭＩＳＦＥＴ１ｂを並列接続しかつ、それぞれのゲート電極Ｇを電気的に接続する。 - 特許庁

Since voltage of a high level being an output of a CMOS inverter 31 is supplied to a gate of an N channel type MOS transistor 50 at that time, the N channel type MOS transistor 50 is turned on.例文帳に追加

このときＮチャンネル型ＭＯＳトランジスタ５０のゲートにＣＭＯＳインバータ３１の出力であるハイレベルの電圧が供給されるので、Ｎチャンネル型ＭＯＳトランジスタ５０はオンになる。 - 特許庁

To provide a method of manufacturing a TFT substrate that individually controls the impurity concentration of channel of an N-type or a P-type TFT without increasing the number of masks, and can form channel length stably.例文帳に追加

マスク数を増加することなく、N型及びP型TFTのチャネルの不純物濃度を個別に制御でき、またチャネル長を安定して形成できるTFT基板の製造方法を提供する。 - 特許庁

Source follower type amplifiers 210, 220, and 230 at the respective stages are composed of respective n-channel driver transistors D21, D22, and D23 and respective n-channel load transistors L21, L22, and L23.例文帳に追加

各段のソースフォロア型アンプ２１０、２２０、２３０は、それぞれｎチャネル型のドライバトランジスタＤ２１、Ｄ２２、Ｄ２３とｎチャネル型のロードトランジスタＬ２１、Ｌ２２、Ｌ２３とで構成されている。 - 特許庁

Therefore, voltage applied to a gate insulation film of the N channel MOS transistor QN1 is lower than that of a conventional device, thereby reliability of the N channel MOS transistor QN1 is improved.例文帳に追加

このため、ＮチャネルＭＯＳトランジスタＱＮ１のゲート絶縁膜に印加される電圧が従来よりも小さくなり、ＮチャネルＭＯＳトランジスタＱＮ１の信頼性が高くなる。 - 特許庁

At this time, the n-channel type MISFET 1a is composed of, for example, a high-Vth MISFET and the n-channel type MISFET 1b is composed of a low-Vth MISFET.例文帳に追加

このとき、例えば、ｎチャネル型ＭＩＳＦＥＴ１ａを高ＶｔｈＭＩＳＦＥＴから構成し、ｎチャネル型ＭＩＳＦＥＴ１ｂを低ＶｔｈＭＩＳＦＥＴから構成する。 - 特許庁

The n^+-type active region 1 of an n-channel MOS transistor and a p^+-type active region 2 of a p-channel MOS transistor are formed on a semiconductor substrate by ion implanting, etc.例文帳に追加

半導体基板上にｎチャネルＭＯＳトランジスタのＮ＋活性領域１とｐチャネルＭＯＳトランジスタのＰ＋活性領域２がイオン注入等により形成されている。 - 特許庁

A p-type well PW is formed with common use of an n-channel low voltage resistance MIS in a low voltage resistance MIS region, and a well of an n-channel low voltage resistance MIS in an intermediate voltage resistance MIS region.例文帳に追加

低耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳと中耐圧ＭＩＳ領域のＮチャネル型の低耐圧ＭＩＳのウエルを共用化し、Ｐ型ウエルＰＷとする。 - 特許庁

Channel estimating means 105 detects channel information, based on reception outputs of receiving circuits 104-1 to 104-N provided in association with the respective ones of a plurality of antennas 101-1 to 101-N.例文帳に追加

チャネル推定手段１０５は、複数のアンテナ１０１−１〜Ｎに対応して夫々設けられた各受信回路１０４−１〜Ｎの受信出力に基づいてチャネル情報を検出する。 - 特許庁

To provide a semiconductor device having high drain current characteristics and high reliability in the semiconductor device with an n channel field-effect transistor and a p channel field-effect transistor.例文帳に追加

nチャネル型電界効果トランジスタとpチャネル型電界効果トランジスタを有する半導体装置において、ドレイン電流特性に優れた信頼性の高い半導体装置を提供する。 - 特許庁

A P-channel type MOS transistor Q2 and an N-channel type MOS transistor Q1 are connected in series to form a first inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ２とＮチャネル型ＭＯＳトランジスタＱ１とが直列接続されて第１のインバータを形成する。 - 特許庁

A driver DR comprises a p channel transistor TPD and an n channel transistor TND connected in series between a power supply and ground.例文帳に追加

ｐチャネルトランジスタＴＰＤと、ｎチャネルトランジスタＴＮＤを電源とグランドの間に直列接続して、ドライバＤＲが構成される。 - 特許庁

To form a p-channel MIS (Metal Insulator Semiconductor) transistor having a metal gate and an n-channel MIS transistor having a metal gate by the small number of steps.例文帳に追加

メタルゲートを有するｐチャネルＭＩＳトランジスタとメタルゲートを有するｎチャネルＭＩＳトランジスタとを、少ない工程数で形成する。 - 特許庁

A P-channel type MOS transistor Q4 and an N-channel type MOS transistor Q3 are connected in series to form a second inverter.例文帳に追加

Ｐチャネル型ＭＯＳトランジスタＱ４とＮチャネル型ＭＯＳトランジスタＱ３とが直列接続されて第１のインバータを形成する。 - 特許庁

A voltage supply circuit 70 is provided with a resistance element 71, a P channel MOS transistor 72, and N channel MOS transistors 73, 74.例文帳に追加

電圧供給回路７０は、抵抗素子７１と、ＰチャネルＭＯＳトランジスタ７２と、ＮチャネルＭＯＳトランジスタ７３，７４とを備える。 - 特許庁

To provide a semiconductor device having a CMIS transistor, capable of reducing both the threshold voltage of a p-channel transistor and an n-channel transistor.例文帳に追加

ｐチャネルトランジスタ及びｎチャネルトランジスタの閾値電圧を共に低減できるＣＭＩＳトランジスタを有する半導体装置を提供する。 - 特許庁

The semiconductor device comprises an n channel MIS transistor 11 and a p channel MIS transistor 12 both formed on a silicon substrate 21.例文帳に追加

半導体装置は、シリコン基板２１に形成されたｎチャネルＭＩＳトランジスタ１１及びｐチャネルＭＩＳトランジスタ１２を備えている。 - 特許庁

The nitride films CS1 and CS2 apply stress to the channels of the MONOS-type memory cell, n-channel type transistor and p-channel type transistor.例文帳に追加

上記窒化膜ＣＳ１、ＣＳ２はＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタのチャネルに応力を付加する。 - 特許庁

The voltage difference amplifying circuit 15 consists of a (n) channel flip-flop 12 and a (p) channel flip-flop 13, and is provided with nodes A0, B0.例文帳に追加

電圧差増幅回路１５はｎチャンネルフリップフロップ１２及びｐチャンネルフリップフロップ１３からなり、節点Ａ０、Ｂ０が設けられている。 - 特許庁

The noninverting buffer has an N-channel MOS transistor(TR) and a P-channel MOS TR, and source of the TRs are connected in common.例文帳に追加

同相バッファは、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとを有し、相互のトランジスタのソースが共通に接続されている。 - 特許庁

The wireless apparatus 36 determines that the channel Chj is a crowded channel when the detected number N of a wireless apparatus is more than a reference value.例文帳に追加

無線装置３６は、検出した無線装置の数Ｎが基準値を超えるとき、チャネルＣｈｊを混雑しているチャネルと判定する。 - 特許庁

A high permittivity film 20 is formed in the N-channel MOSFET formation area 80 and the P-channel MOSFET formation area 82.例文帳に追加

次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に高誘電率膜２０を形成する。 - 特許庁

Thereafter, gate electrodes are formed in the N-channel MOSFET forming region 106 and the P-channel MOSFET forming region 107.例文帳に追加

その後、ＮチャネルＭＯＳＦＥＴ形成領域１０６およびＰチャネルＭＯＳＦＥＴ形成領域に１０７ゲート電極を形成する。 - 特許庁

To improve the current drive capabilities of an n-channel conductivity field-effect transistor and a p-channel conductivity field-effect transistor.例文帳に追加

ｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタの電流駆動能力の向上を図る。 - 特許庁

At p-type well 14 and an n-type well 13 of a p-type silicon substrate 11, low-voltage n-channel MOS transistors QN1 and QN2 and p-channel MOS transistor QP1 and QP2 are formed respectively, while high-voltage n- channel MOS transistors QN3 and QN4 are formed at the substrate 11.例文帳に追加

ｐ^-型シリコン基板１１のｐ型ウェル１４及びｎ型ウェル１３にそれぞれ低電圧系のｎチャネルＭＯＳトランジスタＱＮ１，ＱＮ２及びｐチャネルＭＯＳトランジスタＱＰ１，ＱＰ２が形成され、高電圧系のｎチャネルＭＯＳトランジスタＱＮ３，ＱＮ４は基板１１に形成される。 - 特許庁

The N additional long training fields may be tone-interleaved across the N transmit antennas and are used for MIMO channel estimation.例文帳に追加

Ｎ個の追加ロング・トレーニング・フィールドはＮ個の送信アンテナを通してトーン・インターリーブされてもよく、かつＭＩＭＯチャンネル推定に用いられる。 - 特許庁

Above the n^+ embedded impurity region 2, a p-channel MOSFET 130 is formed on a surface of the n^- semiconductor layer 3.例文帳に追加

ｎ^+埋め込み不純物領域２の上方ではｎ^-半導体層３表面にｐチャネルＭＯＳＦＥＴ１３０が形成されている。 - 特許庁

Furthermore, channel changeover optical switches 14P and 14S-1 to 14S-n of the target channel are turned on, and interlock circuits 15P and 15S-1 to 15S-n are turned on interlocked with this, and the channels other than the target channel is turned off.例文帳に追加

さらに、当該チャンネルのチャンネル切換光スイッチ１４Ｐ、１４Ｓ−１〜１４Ｓ−ｎをオンにし、これに連動して当該チャンネルのインターロック回路１５Ｐ、１５Ｓ−１〜１５Ｓ−ｎをオンにして、当該チャンネル以外のチャンネルをオフにする。 - 特許庁