「n channel」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

Then, a film 22 including a second metal is formed in the N-channel MOSFET formation area 80 and the P-channel MOSFET formation area 82, and the film 22 is removed from the N-channel MOSFET formation area 80.例文帳に追加

次いで、ＮチャネルＭＯＳＦＥＴ形成領域８０とＰチャネルＭＯＳＦＥＴ形成領域８２に第２金属を含む膜２２を形成し、ＮチャネルＭＯＳＦＥＴ形成領域８０から膜２２を除去する。 - 特許庁

A level shifter circuit and semiconductor apparatus inputs an input signal into a source region of N-channel type transistor, and a high-voltage power source is connected to a source area of P-channel transistor and connects a drain area to a drain area of the N-channel transistor.例文帳に追加

入力信号をｎチャネル型トランジスタのソース領域に入力し、ｐチャネル型トランジスタのソース領域に高電圧電源を接続し、ドレイン領域を該ｎチャネル型トランジスタのドレイン領域と接続した。 - 特許庁

While a p-channel MISFET is covered with a mask layer RM, ion (including at least a kind of F, Si, C, Ge, Ne, Ar, and Kr) is implanted to the n-type source region and n-type drain region of n-channel MISFET.例文帳に追加

マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。 - 特許庁

A semiconductor region of parallel pn structure where an n-type drift region 1 and a p-type partition region 2 are alternately provided is provided between a first n-channel MOSFET and a second n-channel MOSFET.例文帳に追加

第１のｎチャネルＭＯＳＦＥＴと第２のｎチャネルＭＯＳＦＥＴとの間に、ｎ型のドリフト領域１とｐ型の仕切り領域２とを交互に配置した並列ｐｎ構造をなす半導体領域を設ける。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

While a P-channel type MISFET is covered by a mask layer RM, ion (at least one of F, Si, C, Ge, Ne, Ar, and Kr is included) is implanted into an N-type source region and an N-type drain region of N-channel type MISFET.例文帳に追加

マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。 - 特許庁

Moreover, an n-type extension region 9 is formed with common use of an n-channel intermediate voltage resistance MIS of an intermediate voltage resistance MIS region and an extension region of an n-channel high voltage resistance MIS in a high voltage resistance MIS region.例文帳に追加

また、中耐圧ＭＩＳ領域のＮチャネル型の中耐圧ＭＩＳと高耐圧ＭＩＳ領域のＮチャネル型の高耐圧ＭＩＳのエクステンション領域を共有化し、Ｎ型エクステンション領域９とする。 - 特許庁

An IGBT 10 is driven by alternately turning on and off a P-channel type MOSFET 20 and an N-channel type MOSFET 30.例文帳に追加

Ｐチャンネル型ＭＯＳＦＥＴ２０とＮチャンネル型ＭＯＳＦＥＴ３０が交互にオンオフしてＩＧＢＴ１０を駆動する。 - 特許庁

A transfer gate function is realized by a pair of p-channel MOSFET(master part) 2 and n-channel MOSFET(slave part) 5.例文帳に追加

一対のｐチャネルＭＯＳＦＥＴ（マスター部）２とｎチャネルＭＯＳＦＥＴ（スレーブ部）５とで、トランスファーゲートの機能を実現させる。 - 特許庁

This can make the threshold voltages of the P-channel MOS transistor and the N-channel MOS transistor high in the test.例文帳に追加

これに伴い、試験時において、ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタの閾値電圧を高くすることができる。 - 特許庁

Circuits 10 and 15 are operated by applying the substrate bias-voltage of the p-channel transistor and the substrate bias-voltage of the n-channel transistor.例文帳に追加

回路（１０、１５）は、Ｐチャネルトランジスタの基板バイアス電圧とＮチャネルトランジスタの基板バイアス電圧とが印加されて動作する。 - 特許庁

A complimentary circuit is composed of an n-channel dynamic threshold transistor 4, and a p-channel dynamic threshold transistor 5.例文帳に追加

Ｎチャネル型の動的閾値トランジスタ４およびＰチャネル型の動的閾値トランジスタ５により相補型の回路が構成されている。 - 特許庁

The signal line 35 is connected to N channel MOS transistors 41 and 42 and a P channel MOS transistor 43.例文帳に追加

センスアンプ活性化信号線３５は、ＮチャネルＭＯＳトランジスタ４１，４２及びＰチャネルＭＯＳトランジスタ４３と接続されている。 - 特許庁

In the active regions Rtp and Rtn, gates 7 and 9 of P-channel type or N-channel type transistors are located, respectively.例文帳に追加

各活性領域Ｒｔｐ，Ｒｔｎには、それぞれＰチャネル型又はＮチャネル型トランジスタのゲート７，９が配置されている。 - 特許庁

To control a threshold voltage of an N-channel MOSFET surely while preventing the threshold voltage of a P-channel MOSFET from being raised.例文帳に追加

ＰチャネルＭＯＳＦＥＴの閾値電圧の上昇を防ぎつつ、ＮチャネルＭＯＳＦＥＴの閾値電圧の制御を確実に行う。 - 特許庁

The drain of the p-channel MOS transistor 121 and the drain of the n-channel MOS transistor 122 are both connected to the word line WL.例文帳に追加

ｐチャネルＭＯＳトランジスタ１２１のドレイン、ｎチャネルＭＯＳトランジスタ１２２のドレインがいずれもワード線ＷＬに接続される。 - 特許庁

To selectively inject carriers into each of N channel and P channel stacked on the same substrate.例文帳に追加

同一基板上に積層されたｎチャネル、ｐチャネルの各チャネルに対して、選択的にキャリアを注入することができるようにする。 - 特許庁

An N channel transistor(NchTr) and a P channel transistor(PchTr) are formed on the same semiconductor substrate 10.例文帳に追加

Ｎチャネル型トランジスタ（ＮｃｈＴｒ）及びＰチャネル型トランジスタ（ＰｃｈＴｒ）は、同一の半導体基板１０に形成されている。 - 特許庁

At this time, the p-channel MOS transistor 35 and the n-channel MOS transistor 36 respectively share a half voltage of the battery 1.例文帳に追加

この時、ＰチャネルＭＯＳトランジスタ３５とＮチャネルＭＯＳトランジスタ３６とは、電池１の電圧を１/２ずず分担する。 - 特許庁

In write-in, a record including information of (n) block is recorded in one continuous region corresponding to a recording channel (n).例文帳に追加

書込について、記録するチャンネルｎに対応して一つの連続領域にｎブロックの情報を含むレコードを記録する。 - 特許庁

The reception device has N antennas (N≥3) and estimates a channel vector from signals received through the antennas.例文帳に追加

Ｎ（Ｎ≧３）本のアンテナを有し、各前記アンテナを介して受信した信号からチャネルベクトルを推定する受信装置が提供される。 - 特許庁

The current in the thyristor flows a path: a n+ type floating emitter layer 24-channel region-n+ type cathode layers 28, 30, and 32.例文帳に追加

サイリスタを流れた電流は、ｎ^+型フローティングエミッタ層２４−チャネル領域−ｎ^+型カソード層２８、３０、３２の経路を流れる。 - 特許庁

A p-type channel region 2c is formed between the n^--layer of the drain region 2d and the n^--layer of the source region 2s.例文帳に追加

ドレイン領域２ｄのｎ^−層とソース領域２ｓのｎ^−層の間にｐ型のチャネル領域２ｃが形成されている。 - 特許庁

Consequently, an output of the inverter circuit 1 (4) gets "H" to turn on the n-channel transistor 3.例文帳に追加

このため、インバータ回路１（４）の出力は“Ｈ”になり、Ｎチャネルトランジスタ３がオンする。 - 特許庁

To provide servo data of the read channel of a magnetic data storage device having an improved S/N.例文帳に追加

改善したＳＮ比を持った、磁気データ記憶装置のリードチャネルのサーボデータを与える。 - 特許庁

A clock signal is supplied to one end of a current path of an n-channel TFT 51a.例文帳に追加

ｎチャネルＴＦＴ５１ａの電流路の一端にクロック信号が供給される。 - 特許庁

To provide a depression type n-channel MOS transistor having less variations in the threshold voltage.例文帳に追加

閾値電圧ばらつきが少ないデプレッション型ＮチャネルＭＯＳトランジスタを提供する。 - 特許庁

The second bias generating circuit 302 generates the substrate bias voltage of an n-channel transistor.例文帳に追加

第２バイアス生成回路（３０２）は、Ｎチャネルトランジスタの基板バイアス電圧を生成する。 - 特許庁

Then 1st and 2nd N-channel MOS transistors are used as a secondary-side source follower.例文帳に追加

第1及び第2のＮ−チャンネルＭＯＳトランジスタは二次側ソースフォロワとして用いられる。 - 特許庁

An N-channel MOS transistor N1 is connected to the ARVSS power supply line via a diode.例文帳に追加

ＮチャネルＭＯＳトランジスタＮ１は、電源線上ＡＲＶＳＳでダイオード接続される。 - 特許庁

As a result, the N-channel MOS transistors 11a and 11b have the same potential at the drain.例文帳に追加

従って、ＮチャネルＭＯＳトランジスタ１１ａ及び１１ｂのドレインの電位は等しい。 - 特許庁

Each drain of the n-channel MOS transistors M_1, M_2 is commonly connected to a node N1.例文帳に追加

ＮチャネルＭＯＳトランジスタＭ_1，Ｍ_2の各ドレインは、ノードＮ１に共通に接続されている。 - 特許庁

An N-channel MOSFET used for the switching device 7 and a source is grounded.例文帳に追加

スイッチング素子７にはＮチャネルのＭＯＳＦＥＴが使用され、ソースが接地されている。 - 特許庁

Furthermore, an n-channel stopper region adjacent to the high-resistance region 20 is arranged.例文帳に追加

更にｎ^-高抵抗領域２０に隣接するｎチャネルストッパ領域２１を配置する。 - 特許庁

To provide a CMOS circuit which improves the drain breakdown strength of an n-channel MOSFET.例文帳に追加

ｎチャネルＭＯＳＦＥＴのドレイン耐圧を向上できるＣＭＯＳ回路を提供する。 - 特許庁

It is also possible to decrease a block rate by selecting a higher N for the relay transmission channel span.例文帳に追加

中継伝送路区間のＮの値を大きくして、ブロック率を下げることも可能である。 - 特許庁

Also, an NMOS (n-channel metal oxide semiconductor) 14 is made an on-state by the level of the storage node N1.例文帳に追加

また、ＮＭＯＳ１４は、記憶ノードＮ１のレベルによってオン状態となっている。 - 特許庁

To make high-quality image display possible in a pixel circuit by (n) channel TFTs.例文帳に追加

ｎチャネルＴＦＴによる画素回路において高品質な画像表示を可能とする。 - 特許庁

To reduce noise in a semiconductor device which includes a depression N channel transistor.例文帳に追加

デプレッションＮチャネルトランジスタを含む半導体装置において、ノイズの発生を低減する。 - 特許庁

PHARMACEUTICAL COMPOSITION CONTAINING GABAPENTIN OR PREGABALIN AND N-TYPE CALCIUM CHANNEL ANTAGONIST例文帳に追加

ガバペンチン若しくはプレガバリンおよびＮ型カルシウムチャンネル拮抗剤を含有する医薬組成物 - 特許庁

A p-type channel layer 103 is formed on the upper of the n-type semiconductor layer 102.例文帳に追加

Ｎ型半導体層１０２の上面にＰ型チャネル層１０３が形成されている。 - 特許庁

The holding capacity HC is connected with the drain electrode of the N-channel TFT 116n.例文帳に追加

保持容量ＨＣはＮチャネルＴＦＴ１１６ｎのドレイン電極に接続されている。 - 特許庁

The boosted voltage is supplied to a gate of an H level outputting n-channel transistor 7.例文帳に追加

昇圧電圧をＨレベル出力用ｎチャネルトランジスタ７のゲートへ供給する。 - 特許庁

An n^+-channel source region 37 is formed on the surface layer of a base region 35.例文帳に追加

そして、ベース領域３５の表面層にＮ^＋型ソース領域３７が形成される。 - 特許庁

In the inverter, each arm A contains normally-on elements P and N-channel MOS transistors Q connected in series, built-in diodes D for the N-channel MOS transistors Q are used as free wheel diodes and the breakdown voltage of each N-channel MOS transistor Q is 10 to 50 V.例文帳に追加

このインバータでは、各アームＡは直列接続されたノーマリーオン素子ＰおよびＮチャネルＭＯＳトランジスタＱを含み、ＮチャネルＭＯＳトランジスタＱの内蔵ダイオードＤはフリーホイールダイオードとして使用され、ＮチャネルＭＯＳトランジスタＱの耐圧は１０〜５０Ｖである。 - 特許庁