「off-buffer circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Since an ON-OFF control signal is in a low state at this time, a low signal is sent out to a gate terminal G of a latch circuit 15 from a control part 14 via a buffer 17, therefore, the test signal sent out to the input terminal D via a buffer 9 is sent out to the control part 14 from an output terminal Q.例文帳に追加

このとき、ＯＮ／ＯＦＦ制御信号がＬｏｗの状態であるので、ラッチ回路１５のゲート端子ＧにＬｏｗの信号がバッファ１７を介して制御部１４より送出されるため、バッファ９を介して入力端子Ｄに送出されるテスト信号が出力端子Ｑより制御部１４に送出される。 - 特許庁

A short-circuit switch 14 which short-circuits input and output ends of a buffer amplifier 15 is provided, and an incoming tone signal and a reception voice signal from the mobile phone are outputted to the earphone even when a power source is turned off or a battery is consumed.例文帳に追加

また、バッファアンプ１５の入出力端間を短絡する短絡スイッチ１４を設けて、電源オフ時やバッテリ消耗時でも携帯電話機からの着信音信号及び受話音信号をイヤホン１９へ出力する。 - 特許庁

An output circuit includes: an NMOS transistor 15 of an output buffer 8, a transistor on drive circuit 51 configured to turn on the transistor 15; a switchable current source 52 configured to turn off the transistor 15; and a drive control circuit 50 configured to control the transistor on drive circuit 51 and the switchable current source 52 respectively.例文帳に追加

出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。 - 特許庁

A bottom clip PD amplifier has a current voltage converter 100 to take out the current detected by a photo diode(PD) 1 and convert it into a voltage signal, a clip circuit 200 to clip the laser-off section of the output signal of this current voltage converter 100, and a buffer circuit 300 to output the signal from the clip circuit after converting the impedance.例文帳に追加

ボトムクリップ型ＰＤアンプは、フォトダイオード（ＰＤ）１の検出電流を取り出して電圧信号に変換する電流電圧変換部１００と、この電流電圧変換部１００の出力信号のレーザオフ部をクリップするクリップ回路部２００と、このクリップ回路部２００からの信号をインピーダンス変換して出力するバッファ回路部３００とを有する。 - 特許庁

In write processing from the semiconductor device 10 to the external device 20, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the fixation of the level, and a DQS output DQSO is supplied to an output buffer gate 106, on the other hand.例文帳に追加

半導体装置１０から外部デバイス２０への書き込み処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、出力バッファゲート１０６にはＤＱＳ出力ＤＱＳＯが供給される。 - 特許庁

Thus, by sending out the test signal to the control part 14, a test mode is recognized, and when an ON-OFF control signal is made to High, operation of a latch circuit 15 is stopped, and clock is sent out to a clock output terminal 6 from the control part 14 via an AND circuit 16 and a buffer 8, to be externally outputted.例文帳に追加

このようにテスト信号が制御部１４に送出されることによって、テストモードを認識し、ＯＮ／ＯＦＦ制御信号をＨｉとするとラッチ回路１５の動作が停止しするとともに、クロックを制御部１４よりＡＮＤ回路１６、バッファ８を介してクロック出力端子６に送出して外部に出力する。 - 特許庁

When the judgement signal 4 from the comparing circuit 40 is inputted, an address buffer circuit 50 latches a row address signal 2 and a column address signal 3 being outputted at that time and outputs them as a row address signal 7 for capacity fuse and a column address signal 8 for capacity fuse for cutting off a capacity fuse.例文帳に追加

アドレスバッファ回路５０は、比較回路４０からの判定信号４が入力されると、その際に出力しているロウアドレス信号２およびカラムアドレス信号３をラッチして容量ヒューズを切断するための容量ヒューズ用ロウアドレス信号７および容量ヒューズ用カラムアドレス信号８として出力する。 - 特許庁

When the drive voltage is fed to VCSEL 16 via a drive circuit 18, which controls the on - off of the VCSEL with flash signal in a light source unit 12, the VCSEL 16 terminal voltage at the driving of VCSEL 16 is entered via a buffer 20 into the comparing circuit 24, and compared with the terminal voltage setting signal.例文帳に追加

また、光源ユニット１２で、点灯信号にてＶＣＳＥＬ１６のオンオフ制御を行う駆動回路１８によりＶＣＳＥＬ１６に駆動電流を供給した時、ＶＣＳＥＬ１６駆動時のＶＣＳＥＬ１６端子電圧を、バッファ２０を介して制御ユニット１４の比較回路２４へ入力し、上述の端子電圧設定信号と比較する。 - 特許庁

At the moment the driving control signal is switched on, while a transistor 6 is kept off because of a delay circuit 4, the transistor 3 is switched on via 3 state buffer 2 of an enable, the rated voltage V1 is applied on an excited coil 11 of the relay from a power supply S1, the relay is operation driven, and a contact 12 is switched on.例文帳に追加

駆動制御信号をオンした瞬間には遅延回路４のためトランジスタ６はオフのまま、イネーブルの３ステートバッファ２を介しトランジスタ３がオンし、リレーの励磁コイル１１には電源Ｓ１から定格電圧Ｖ１が印加されてリレーが動作駆動され接点１２がオンする。 - 特許庁

The circuit is also provided with a representative output buffer 36 in which when plural output signals coincide, an output signal of the Cell 0 is outputted to a representative pin DQ0, and when plural output signals do not coincide, an output signal of the Cell 0 is cut off and the representative pin DQ0 is made to a high impedance state.例文帳に追加

複数の出力信号が一致している場合にCell0の出力信号を代表ピンDQ0に出力し、複数の出力信号が一致していない場合にCell0の出力信号を遮断して代表ピンDQ0をハイインピーダンス状態とする代表出力バッファ３６を設ける。 - 特許庁

Control voltage VCSM for adjusting current of the current source of the output buffer circuit and control voltage VCSB for adjusting current of the current source of a bias circuit 20 are switched to a first value for outputting predetermined current when the transmission enable signal is on, and switched to a second value for supplying current less than the predetermined current or completely intercepting the current when the transmission enable signal is off.例文帳に追加

出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。 - 特許庁

To suppress the transitional continuation of the oscillation of a TCXO (temperature compensated crystal oscillator) caused by the feedback of a residual voltage of a buffer circuit inputted to a power line of the TCXO that occurs when turning off the power of the TCXO when not used to suppress constant power consumption, to reduce power consumption.例文帳に追加

定常的な電力消費を抑える目的で、ＴＣＸＯの非使用時にＴＣＸＯの電源をオフにするとき、バッファ回路入力の残留電圧がＴＣＸＯの電源ラインに帰還されることによって生じる過渡的な発振状態の継続を抑え、電力消費を低減する。 - 特許庁

An encoding control part 126 controls a bit use amount of encoding processing so as to make a code amount of an output ES to be a proper amount, and instructs a frame skip control part 127 to perform frame skipping for a predetermined period, skipping frames for the predetermined period by on/off of a switching circuit 122 when the code amount exceeds an allowable amount of a buffer memory 124.例文帳に追加

符号化制御部１２６は、出力ＥＳの符号量が適正量となるように符号化処理のビット使用量を制御し、符号量がバッファメモリ１２４の許容量を超える場合には、フレームスキップ制御部１２７に所定期間のフレームスキップを指示し、スイッチ回路１２２のオン・オフ制御によってフレームを所定期間スキップさせる。 - 特許庁

An output buffer circuit 30 divides a converter output voltage V_s having a certain amplitude (voltage level) to be input as a power source voltage into positive and negative output voltages Out_A and Out_B and outputs them and turns on and off both output voltages Out_A and Out_B according to the H level/L level of a PWM signal C_PWM from the pulse width modulator 16.例文帳に追加

出力バッファ回路３０は、電源電圧として入力する一定振幅（電圧レベル）のコンバータ出力電圧Ｖ_Sを正極性および負極性の出力電圧Out_-A，Out_-Bに分けて出力し、かつパルス幅変調器１６からのＰＷＭ信号Ｃ_PWMのＨレベル／Ｌレベルに応じて両出力電圧Out_-A，Out_-Bをオン／オフする。 - 特許庁

A reverse current reduction technique is realized, by mounting a circuit to take in a PWM signal, an output signal of the switching regulator and a supply voltage the and an OR gate for outputting a logic signal for controlling the turning ON/OFF of a PMOS buffer positioning at the output.例文帳に追加

逆電流低減技法が、ＰＷＭ信号と、スイッチングレギュレータの出力信号と、供給電圧とを取り入れて、逆電流の流れの開始を知らせるためのロジック信号を出力する回路、および出力に位置するＰＭＯＳバッファのオン／オフを制御するためのロジック信号を出力するＯＲゲートを実装することによって実現される。 - 特許庁