「oring」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

which is a bit mask created by ORing together zero or more of the following: 18 例文帳に追加

modeは、以下に示す値の 0 個以上の OR (論理和) をとって作成されるビットマスクである。 18 - JM

which is a bit mask specified by ORing together zero or more of the following bits: 12 例文帳に追加

argはビットマスクで、以下のビットの 0個以上の論理和をとったものを指定する。 12 - JM

The flags argument is a bit mask that is composed by ORing together zero or more of the following values: 1.9i 例文帳に追加

flags引き数には、以下の値の 0 個以上のビット単位の論理和をとったものを指定する:1.9i - JM

function encrypts the first n bytes of the memory area s by exclusive-ORing each character with the number 42. 例文帳に追加

関数は、メモリエリア s の最初の n バイトのそれぞれの文字を 42 との排他的論理をとることによって暗号化する。 - JM

The set of all pixels is produced by ORing together subsets of the planes argument with the pixels.例文帳に追加

全てのピクセルの集合は、この引き数 planes のサブセットとピクセルの論理和を取ることで作ることができる。 - XFree86

And, an internal clock signal is generated by ORing the output signal of each extracted delay circuit row.例文帳に追加

そして、取り出された各遅延回路列の出力信号の論理和をとって、内部クロック信号を生成する。 - 特許庁

For example, the image recording signal generating section 128 generates the image recording signal through addition/subtraction, ORing or ANDing as a difference of the reference image signal.例文帳に追加

たとえば、基準画像信号の差分として加減算または論理和や論理積として画像記録信号を得る。 - 特許庁

The 1st outcome includes a result of applying exclusively ORing (EORing) to the 1st component and the remaining cascaded components among the entire components.例文帳に追加

第１成果には、第１構成要素と、複数の構成要素の残りのカスケードされた構成要素とのＸＯＲが含まれる。 - 特許庁

A decoder computes a current block parameter value by exclusively ORing a decoded value and an encoded block parameter of a prediction block (predictor).例文帳に追加

復号器は復号化値と予測ブロックの符号化ブロックパラメータ（予測子）の排他的ＯＲ計算を行なうことで現ブロックパラメータ値を計算する。 - 特許庁

The voltage lowering signal from the second power source monitoring circuit 903 is inputted into a reset terminal of the CPU 56 after ORing the signal with an initial reset signal from an initial reset circuit 65.例文帳に追加

第２の電源監視回路９０３からの電圧低下信号は、初期リセット回路６５からの初期リセット信号と論理和をとられた後に、ＣＰＵ５６のリセット端子に入力される。 - 特許庁

This image forming device is provided with an encoder circuit 51 for encoding a signal from a plurality of original document width detection sensors and an OR circuit 52 for ORing the signal from the plurality of original document width detection sensors.例文帳に追加

複数の原稿幅検知センサからの信号をエンコードするエンコーダ回路５１と、複数の原稿幅検知センサからの信号の論理和をとるＯＲ回路５２とを備えて構成される。 - 特許庁

When reading out data, the stored data are read out, a checksum operating part 15 performs the checksum operation of the relevant data, and an exclusive ORing part 16 exclusively OR s the provided checksum value and a version value 14.例文帳に追加

データ読出時には、格納されたデータを読出し、チェックサム演算部１５が当該データにチェックサム演算を施し、排他的論理和演算部１６が得られたチェックサム値とバージョン値１４との排他的論理和を演算する。 - 特許庁

When storing data, checksum operation is performed to the data to be stored and an expansion checksum value, which is provided by exclusively ORing the provided checksum value and a version value, is stored in an EEPROM 24 together with the above data.例文帳に追加

データの格納時には、格納すべきデータにチェックサム演算を施し、得られたチェックサム値とバージョン値の排他論理和演算を行って得られる拡張チェックサム値を上記データとともにＥＥＰＲＯＭ24に格納する。 - 特許庁

The CRC operation is performed by exclusive- ORing the bit of the same multiple number as that previously stored in the memory and a specific bit by shifting the first-mentioned bit and feeding back the second-mentioned bit.例文帳に追加

ＣＲＣ演算は、以前にメモリに記憶された同じ多重番号のビットをシフトし、及び特定のビットをフィードバックして排他論理和をとることによって実施される。 - 特許庁

In this enciphering/deciphering method, a random number sequence Ri is generated on the basis of an applied multiple affine key K, and enciphering is performed by exclusively ORing this random number sequence Ri and a plaintext ABC or the like.例文帳に追加

この暗号化・復号化方法においては、与えられた多重アファイン鍵Ｋに基づいて乱数列Ｒ_ｉが生成され、この乱数列Ｒ_ｉと平文ＡＢＣ等との排他的論理和により暗号化が行われる。 - 特許庁

The frequency dividing circuit adjusts the duty ratio of the signals which are shifted in phase by K/2 cycle from the input signals of the signals generated from the M.T delay circuit 80c by ANDing/ORing the signals by means of a duty adjusting circuit 80e.例文帳に追加

このＭ・Ｔ遅延回路が生成する信号のうちデューティ調整回路（８０ｅ）により入力信号のＫ／２サイクル位相のずれた信号の論理和／論理積演算を行なってデューティ比を調整する。 - 特許庁

A node, in which idle label information is received, can set a common idle label by ORing the received idle label information and the idle label information of the present node.例文帳に追加

空きラベル情報を受信したノードは、受信した空きラベル情報と自ノードの空きラベル情報との論理和をとることにより、共通の空きラベルを設定することができる。 - 特許庁

The authentication server AS uses the decryption private key K12 to decrypt the random number (r), encrypts the new communication private key K11' by exclusive ORing with the random number (r) and transmits it to the object O1 (P5).例文帳に追加

認証サーバＡＳは、復号用秘密鍵Ｋ１２を用いて乱数ｒを復号し、新たな通信用秘密鍵Ｋ１１′を乱数ｒとの排他的論理和により暗号化してオブジェクトＯ１に送信する（Ｐ５）。 - 特許庁

A CPU 101 determines a failed driving section among the plurality of driving sections as a faulty driving section by receiving an OR signal produced by ORing operation status signals showing the operation status of the plurality of driving sections.例文帳に追加

ＣＰＵ１０１は複数の駆動部の動作状態を示す動作状態信号を論理和した論理和信号を受けて複数の駆動部のうち故障した駆動部を故障駆動部として特定する。 - 特許庁

If the transmissive axis of the polarizer is set to 45°, a picture (C), which is the added output of the pictures (A) and (B), is obtained and by conducting a threshold value processing, an ANDing picture (E) or an ORing picture (F) is obtained.例文帳に追加

偏光子の透過軸を４５°にすれば、画像（Ａ）と画像（Ｂ）の加算出力の画像（Ｃ）が得られ、しきい値処理することによって、論理積の画像（Ｅ）または論理和の画像（Ｆ）が得られる。 - 特許庁

Ciphered object light is generated by exclusively ORing transmitted data to be ciphered and secret key data for ciphering and recorded as a hologram in an optical recording medium 10.例文帳に追加

暗号化する伝送データと暗号化のための秘密鍵データとの光学的な排他的論理和演算によって、暗号化された物体光を生成し、光記録媒体１０中にホログラムとして記録する。 - 特許庁

A CPU 6 reads element font data corresponding to a key denoted by a key operation signal received by a reception section from the ROM 8 and performs ORing with font data in a work area of a RAM 10 to update font data in the work area.例文帳に追加

ＣＰＵ６は、受信部が受信したキー操作信号が表すキーに対応する要素フォントデータをＲＯＭ８から読み出し、ＲＡＭ１０の作業領域のフォントデータとの論理和をとって作業領域のフォントデータを更新する。 - 特許庁

Moreover, a proper initial value is set for a backup check data area of the backup RAM area and the exclusive ORing is performed sequentially between the initial value and data in the backup RAM area to set the final arithmetic value for a backup parity data area.例文帳に追加

さらに、バックアップＲＡＭ領域のバックアップチェックデータ領域に適当な初期値を設定し、初期値およびバックアップＲＡＭ領域のデータについて順次排他的論理和をとって、最終的な演算値をバックアップパリティデータ領域に設定する。 - 特許庁

An image signal, i.e., DATA, is subjected to pixel modulation at a modulating section 78 and a logic element 70 turns a switch 79 on/off by ORing the output signal from the modulating section 78 and a full lighting signal FULL from a sequence controller 77 thus controlling the pulse current of a laser 73A.例文帳に追加

画像信号であるＤＡＴＡは、変調部７８において画素変調され、その出力信号とシーケンスコントローラ７７からのフル点灯信号ＦＵＬＬのＯＲを出力する論理素子７０によりＯＮ／ＯＦＦするスイッチ７９によって、レーザ７３Ａのパルス電流は制御される。 - 特許庁

Besides, the multi-valued recording information signal is binarized by a slice level signal and by ORing m-th and (m+1)th binarized recording information signals from the high order of (n-1) pit levels, a demodulated signal is generated.例文帳に追加

また、スライスレベル信号により、多値化された記録情報信号を２値化し、（ｎ−１）個のピットレベルの上位からｍ番目および（ｍ＋１）番目の２値化された記録情報信号の論理和をとることにより復調信号を生成する。 - 特許庁

Then, the arithmetic result provided by the exclusive ORing part 16 is compared with the expansion checksum value stored in the EEPROM and when both end values are different, stored data 11 in the EEPROM 24 are initialized by discriminating the data are destroyed or updated.例文帳に追加

そして、排他的論理和演算部１６によって得られた演算結果と、ＥＥＰＲＯＭに格納された拡張チェックサム値とを比較し、両者が異なっていた場合にはデータの破壊もしくは更新があったものとしてＥＥＰＲＯＭ２４の格納データ１１を初期化する。 - 特許庁

A control signal adjustment circuit 45 receives a start pulse ϕRDLIST_DLY 13, a count enable signal ϕCNTEN_DLY 14 and an RDL latch signal ϕRDLLAT_DLY 15, and outputs the ϕCNTEN_DLY 14 and the ϕRDLLAT_DLY 15 while uniformizing the falling timing of them by ORing and outputting the ϕRDLST_DLY 13 and the ϕCNTEN_DLY 14.例文帳に追加

制御信号調整回路45は、スタートパルスφRDLST_DLY13とカウントイネーブル信号φCNTEN_DLY14とRDLラッチ信号φRDLLAT_DLY15を受け、φRDLST_DLY13とφCNTEN_DLY14の論理和を取って出力することにより、φCNTEN_DLY14とφRDLLAT_DLY15の立下りのタイミングを揃えて出力する。 - 特許庁

A receiving station 2 deciphers the information by exclusive ORing this enciphered signal and a sequence of the same pseudo random numbers as the sequence generated by the pseudo random number generating part 109 of the transmitting station 1 using a data cryptographic key from a magnetic storage device 201 as the seeds.例文帳に追加

受信局２は、この暗号化された信号と、磁気記憶装置２０１よりのデータ暗号化鍵を種に、疑似乱数発生部２０９が発生した送信局１の疑似乱数発生部１０９が発生した疑似乱数系列と同一の疑似乱数系列との排他的論理和をとることにより復号化を行なう。 - 特許庁

Further, each of the bits of the check sum 15 is determined by exclusively ORing all bits at the same positions in the order of the bits of the data slice and then information which is enough to correct the data slice having a multi-bit error is provided for the check sum 15.例文帳に追加

また、チェックサム１５の各ビットは、前記データスライスそれぞれのビットの順序において同じ位置にあるすべてのビットに排他的論理和演算を行うことにより決定され、それによって、複数ビット誤りを有するデータスライスの訂正を可能にするのに十分な情報をチェックサム１５に提供する。 - 特許庁

This circuit is composed of first and second registers 5 and 6 for delaying input signals by one clock, first and second exclusive OR circuits 7 and 8 for exclusively ORing two input signals, an AND circuit 9 for ANDing two input signals and a register 10 with clock enable input provided with a clock enable input.例文帳に追加

入力信号を１クロック分遅延させる第一のレジスタ５及び第二のレジスタ６と、二つの入力信号の排他的論理和を求める第一の排他的論理和回路７及び第二の排他的論理和回路８と、二つの入力信号の論理積を求める論理積回路９と、クロックイネーブル入力を備えたクロックイネーブル入力付レジスタ１０とにより構成する。 - 特許庁

To solve the problem to attain power-off by long-pressing of a power source key and restore from the power-saving mode by key operation other than the long-pressing, by monitoring one signal line, by making key input other than the power source key a pulse waveform by ANDing a pulse signal and monitoring a signal taken by the input of the power source key and ORing.例文帳に追加

電源キーの長押しによる電源ＯＦＦと前記以外のキー操作による省電力モードからの復帰を一つの信号ラインの監視により実現させるため、電源キー以外のキー入力をパルス信号とＡＮＤをとることでパルス波形にして、電源キーの入力とＯＲでとった信号を監視することで前記課題を解決。 - 特許庁

In this acoustic device capable of connecting the external sound sources such as a CD changer 11 and an MD changer 22 for performing a mute operation corresponding to mute request signals from the external sound sources, an OR circuit 13 for ORing the mute request signals from the CD changer 11 and the MD changer 22 and generating mute instruction signals is equipped.例文帳に追加

ＣＤチェンジャ１１や、ＭＤチェンジャ２２等の外部音源を接続可能で、これらの外部音源からのミュート要求信号に応じてミュート動作を行う音響装置において、ＣＤチェンジャ１１や、ＭＤチェンジャ２２からのミュート要求信号の論理和演算を行いミュート指示信号を生成するＯＲ回路１３を装備する。 - 特許庁

A transmitting station 1 transmits immediate communication type information by enciphering the information according to a common key system, by exclusive ORing a sequence of the immediate communication type information to be transmitted and a sequence of pseudo random numbers generated by a pseudo random number generating part 109 using a data cryptographic key from a magnetic storage device as the seeds.例文帳に追加

送信局１は、送信すべき即時通信型情報の系列と、磁気記憶装置１０１よりのデータ暗号化鍵を種に、疑似乱数発生部１０９が発生した疑似乱数系列との排他的論理和をとることにより、共通鍵方式による暗号化を行なつて即時通信型情報を伝送する。 - 特許庁

There are performed processing of shifting the font data or data of the figure according to the bit position set in a working register, processing of masking data read out of the display storage device according to the set address and bit position, and processing of generating write data by ORing the shifted data and masked data.例文帳に追加

作業レジスタによって、設定されたビット位置に応じてフォントデータまたは図形のデータをシフトさせる処理、設定されたアドレスおよびビット位置に応じて表示用記憶装置から読み出されたデータをマスクする処理、およびシフトされたデータとマスクされたデータとをＯＲ処理して書き込みデータを生成する処理が行われる。 - 特許庁

The automatic reader packages two kinds of image sensors of a visible light reading type image sensor 13 capable of performing reading using a visible light area illumination light source and an infrared light reading type image sensor 14 capable of performing reading using an infrared light area illumination light source, and includes a data synthesizing means 21 for ORing read data read by both the image sensors.例文帳に追加

可視光域照明光源により読み取り可能な可視光読取方式イメージセンサー１３と赤外光域照明光源により読み取り可能な赤外光読取方式イメージセンサー１４の２種類のイメージセンサーを搭載し、両イメージセンサーにより読み取られた各々読取データをデータ論理和するデータ合成手段２１を設けた。 - 特許庁

A two-way buffer 42 connected to the end part on the side of the intermediate wiring part 33 of the wiring part 32 positioned between the wiring part 31 and intermediate wiring part 33 is controlled with the control signal generated by ORing the control signal 11a supplied to the two-way buffer 51 and the control signal 11a supplied to the two-way buffer 51.例文帳に追加

上記一端の配線部分31と中間の配線部分33との間に位置する配線部分32の中間の配線部分33側の端部に接続された双方向バッファ52は、該配線部分32に接続されたトライステートバッファ12に供給される制御信号12aと、該配線部分32の上記一端側の端部に接続された双方向バッファ51に供給される制御信号11aとの論理和を取ることにより得られる制御信号により、制御される。 - 特許庁